目前在車輛GPS導航系統中，主要是直接利用無差分、無SA誤差的GPS定位數據來實現車輛在地圖上的定位。考慮到定位信號存在一定的誤差，5％概率下誤差會超過15 m，同時城市中建筑物、橋梁以及樹木等還對GPS信號形成遮擋，甚至會導致信號失效，從而進一步影響定位精度。而車在行進過程中進行導航時，尤其是在路口以及立交橋等特殊地點的導航時，系統往往需要更為精確的定位。為此，本設計充分利用了FPGA強大的邏輯控制功能和NiosⅡ處理器的多可配置標準外設接口功能，結合GPS和GSM功能模塊，設計了一款雙重定位系統。通常情況下用GPS進行定位，在特殊情況下可以開通GSM網絡定位功能實現雙定位，再通過GSM網絡將定位信息、時間和終端特殊信息傳送到監控中心，或者接收監控中心傳來的信息，完成定位和監控等功能。

?

圖1 GPS/GSM車載定位系統示意圖

　　1 NiosⅡ軟核嵌入式處理器

　　NiosⅡ處理器是Altera公司的第二代用戶可配置的通用32位RISC軟核微處理器，是Altera公司特有的基于通用FPGA架構的軟CPU內核。N-iosⅡ系列支持使用專用指令。專用指令是用戶增加的硬件模塊，它增加了算術邏輯單元（ALU）。用戶能為系統中使用的每個NiosⅡ處理器創建多達256個專用指令，這使得設計者能夠細致地調整系統硬件以滿足性能目標。專用指令邏輯和本身NiosⅡ指令相同，能夠從多達兩個源寄存器取值，可選擇將結果寫回目標寄存器。同時，NiosⅡ系列支持60多個外設選項，開發者能夠選擇合適的外設，獲得最合適的處理器、外設和接口組合，而不必支付根本不使用的硅片功能。在FPGA中使用軟核處理器比硬核的優勢在于，硬核實現沒有靈活性，通常無法使用最新的技術。隨著系統日益先進，基于標準處理器的方案會被淘汰，而基于NiosⅡ處理器的方案是基于HDL源碼構建的，能夠修改以滿足新的系統需求，避免了被淘汰的命運。將處理器實現為HDL的IP核，開發者能夠完全定制CPU和外設，獲得恰好滿足需求的處理器。

　　2 系統的硬件設計與實現

　　定位終端系統的硬件由一塊FPGA芯片和GPS模塊，GSM模塊，外部存儲SDRAM，FLASH，SRAM，LCD及控制模塊等組成，其結構框圖如圖所示。FPGA芯片主要實現NiosⅡ軟核處理器、片上存儲器和各種接口驅動等功能，其包括NiosⅡ系統和外設兩部分。NiosⅡ系統包括NiosⅡ處理器、存儲器、定時器、串行接口、并行接口和連接各個組件的Avalon交換結構總線。其中GPS_UART和GSM_UART分別實現與GPS和GSM模塊的串行通信，LCD控制器實現與人機交互模塊的連接。

?

圖2 車載導航系統的硬件結構框圖

　　2.1 GPS和GSM模塊

　　對于GPS模塊，采用Zarlink公司的GP2015，它的主要任務是對接收到的GPS信號進行外差式下變頻，內部包括一個片內頻率合成器、三級混頻器、自動增益控制電路及量化器。在其內部使用鎖相環頻率合成器合成本地參考信號，然后和接收信號進行混頻。在該系統設計中，射頻前端GP2015需要兩個外部時鐘，一個是10 MHz的基準頻率，另一個是其內部A／D的采樣時鐘，頻率為5.714 MHz；在GPS接收機的設計中，射頻前端與基帶處理模塊的時鐘相位保持一致或相位誤差比較小時，有助于提高接收機的定位精度。考慮到這一點，在本設計中FPGA和射頻前端共用一個時鐘源，給FPGA提供一個40 MHz的基準頻率，FPGA經過內部的鎖相環提供10 MHz和5.714 MHz的時鐘信號給射頻前端，保證了前端和基帶處理時鐘的同源。在GP2015內部還集成了一個兩位A／D轉換器，模擬中頻輸入為4.309 MHz，輸出兩位的數字中頻信號，頻率為1.405 MHz。GSM模塊采用Siemens公司的TC35，該型號的GSM模塊工作在EGSM 900 MHz和GSM1 800 MHz頻率波段，提供話音和數據傳輸的無線連接，使用40引腳的零插力連接器作為控制數據、話音信號和電源線的應用接口。其串口通信波特率在300 b／s～115 Kb／s之間可選，也可以在1 200 b／s～115 Kb／s之間的8種波特率間自動適配。