?

　　隨著FPGA和大規(guī)模集成電路的發(fā)展，數(shù)據(jù)交換的實(shí)現(xiàn)有了新的方法。在該設(shè)計中，F(xiàn)PGA完成串口數(shù)據(jù)信號(TXD、RXD)的交換，專用的時隙交換芯片完成串口握手線(RTS、CTS、DTR、DSR、DCD、RI)的交換。內(nèi)部有硬件沖突監(jiān)測功能，能夠自動檢測到2個終端同時連接到同一個信道或2個信道連接到同一個終端，并自動將舊的連接狀態(tài)拆除，建立新的鏈路。這樣就使原來的連接終端進(jìn)入空閑狀態(tài)，保證終端和信道時間軸上的無縫隙切換。通過判斷RI的狀態(tài)，它還可以監(jiān)視信道DCE的狀態(tài)，判斷出信道是否有請求，并上報給監(jiān)控。

　　技術(shù)指標(biāo)如下：①交換規(guī)模：40×40×8;②最大切換建立時間：200μs;③握手線最大傳輸延時：125μs;④數(shù)據(jù)線最大傳輸延時：小于1μs;⑤串行數(shù)據(jù)速率：8.192 Mbps。

　　1 硬件實(shí)現(xiàn)

　　數(shù)據(jù)交換矩陣在主控單元的控制下，將終端數(shù)據(jù)端口和信道數(shù)據(jù)端口進(jìn)行物理交換。交換矩陣包括DTE端口40個(包含24個DTE接口，16個DTE/DCE可配置接口)，DCE端口40個(包含24個DCE接口，16個DTE/DCE可配置接口)。數(shù)據(jù)交換矩陣是由數(shù)據(jù)線交換矩陣(TXD、RXD)、握手線交換矩陣(RTS、CTS、DTR、DSR、DCD、RI)和交換控制模塊(單片機(jī)實(shí)現(xiàn))組成。交換控制模塊管理數(shù)據(jù)線和握手線2個交換模塊，連續(xù)對2個模塊進(jìn)行操作。數(shù)據(jù)線交換由可編程邏輯器件完成，握手線交換由時隙交換器件完成。

　　數(shù)據(jù)線交換模塊由FPGA實(shí)現(xiàn)，選用30萬門的可編程邏輯器件實(shí)現(xiàn)，其資源已經(jīng)滿足了數(shù)據(jù)線路交換的需求，并可以再擴(kuò)展。握手線交換模塊選用TSI(TIME SLOT INTERCHANGE)芯片MT90820，具有16對收發(fā)數(shù)據(jù)流，最大可實(shí)現(xiàn)2 048×2 048通道無阻塞交換。交換矩陣的控制單元選用通用的8051系列單片機(jī)。CPLD_1、CPLD_2和CPLD_3選用MAX7064，可以接4組串口握手線(CPLD_1、CPLD_2和CPLD_3的功能也可以用一個較大資源的FPGA來實(shí)現(xiàn)，這里選用小的CPLD來完成)。

　　FPGA和CPLD內(nèi)部的功能都是通過硬件描述語言VHDL實(shí)現(xiàn)的。FPGA完成數(shù)據(jù)信號的交換、傳輸切換命令、讀取DCE信道狀態(tài)等功能。它模擬了一個Intel的8位總線接口(連接控制單元);一個Motorola的16位總線接口(連接時隙交換芯片)，從而進(jìn)行接口時序的變換。FPGA中的數(shù)據(jù)交換狀態(tài)寄存器與相對應(yīng)握手線交換芯片中的所有寄存器一致，來確保數(shù)據(jù)線和握手線交換同步。CPLD完成4組串口握手線的串并轉(zhuǎn)換、組幀、DTE/DCE選擇等功能。

　　CPLD_1只能接DTE，每個DTE的6條握手線(2發(fā)4收)對應(yīng)2個8位寄存器、1個發(fā)送寄存器、1個接收寄存器。RST/DTR對應(yīng)發(fā)送寄存器的前2位，CTS\DSR\DCD\JI對應(yīng)接收寄存器的前4位。當(dāng)有同步信號Syn時(8 kHz)，每個發(fā)送寄存器串行移位輸出數(shù)據(jù)，4個發(fā)送寄存器每隔一幀循環(huán)地發(fā)送數(shù)據(jù)，則組成1個每幀為128時隙、128×8位、8.192 Mb/s數(shù)據(jù)流(STi)，送入握手線交換矩陣。DTE0到DTE3依次占用了數(shù)據(jù)幀中的第0到第3時隙，剩余都空閑。接收數(shù)據(jù)流過程相反。由握手線交換矩陣送過來固定幀格式的數(shù)據(jù)流(STo)進(jìn)入CPLD，通過同步信號Syn提取第0到第3時隙的前4位，放入相應(yīng)接收寄存器中，再依次對應(yīng)到各DTE的握手線信號(CTS\DSR\DCD\RI)。這也就是信道(DCE)端口送來的握手信號，從而實(shí)現(xiàn)了交換。每個DTE占用的時隙是固定的，每幀中1個DTE占用1個時隙。如DTE0占用第0時隙，以此類推。

　　CPLD_2只能接DCE，每個DCE的6條握手線(4發(fā)2收)也對應(yīng)2個8位寄存器。CTS\DSR\DCD\RI對應(yīng)發(fā)送寄存器的前4位，RST/DTR對應(yīng)接收寄存器的前2位。當(dāng)有同步信號Syn時(8 kHz)，每個發(fā)送寄存器串行移位輸出數(shù)據(jù)，4個發(fā)送寄存器每隔一幀循環(huán)地發(fā)送數(shù)據(jù)，則組成1個數(shù)據(jù)流(STi)，送入握手線交換矩陣。DCE0到DCE3依次占用了數(shù)據(jù)幀中的第0到第3時隙，剩余都空閑。接收數(shù)據(jù)流過程相反。由握手線交換矩陣送過來固定幀格式的數(shù)據(jù)流(STo)進(jìn)入CPLD，通過同步信號Syn提取第0到第3時隙的前4位，放入相應(yīng)接收寄存器中，再依次對應(yīng)到各DCE的握手線信號(RTS\DTR)。這也就是終端(DTE)端口送來的握手信號，從而實(shí)現(xiàn)了交換。每個DCE占用的時隙是固定的，每幀中1個DCE占用1個時隙。如DCE0占用第0時隙，以此類推。

　　CPLD_3是CPLD_1和CPLD_2功能的合并。可根據(jù)用戶的需要，在FPGA的控制下，在CPLD內(nèi)部通過數(shù)據(jù)線和握手線的交叉變換可以把DTE變換成DCE，交叉方法類似于通用的RS232數(shù)據(jù)交叉線的做法。這樣做主要為了把DTE當(dāng)作DCE用。當(dāng)該DTE端口與其他DTE端口進(jìn)行交換時，要把它變成DCE端口用;當(dāng)該DTE端口與DCE端口進(jìn)行交換時，不進(jìn)行改變?nèi)匀蛔鳛镈TE端口用。在確定是DTE或是DCE后，可依據(jù)CPLD_1和CPLD_2的方法，送人握手線交換矩陣。