當今的設計工程師受到面積、功率和成本的約束，不能采用GHz級的計算機實現嵌入式設計。在嵌入式系統(tǒng)中，通常是由相對數量較少的算法決定最大的運算需求。使用設計自動化工具可以將這些算法快速轉換到硬件協處理器中。然后，協處理器可以有效地連接到處理器，產生“GHz”級的性能。

　　本文主要研究了代碼加速和代碼轉換到硬件協處理器的方法。我們還分析了通過一個涉及到基于輔助處理器單元(APU)的實際圖像顯示案例的基準數據均衡決策的過程。該設計使用了在一個平臺FPGA中實現的一個嵌入式PowerPC。

　　協處理器的意義

　　協處理器是一個處理單元，該處理單元與一個主處理單元一起使用來承擔通常由主處理單元執(zhí)行的運算。通常，協處理器功能在硬件中實現以替代幾種軟件指令。通過減少多種代碼指令為單一指令，以及在硬件中直接實現指令的方式，從而實現代碼加速。

　　最常用的協處理器是浮點單元(FPU)，這是與CPU緊密結合的唯一普通協處理器。沒有通用的協處理器庫，即使是存在這樣的庫，將依然難以簡單地將協處理器與一個CPU(例如Pentium 4)連接。Xilinx Virtex-4 FX FPGA擁有一個或兩個PowerPC，每個都有一個APU接口。通過在FPGA中嵌入一個處理器，現在就有機會在單芯片上實現完整的處理系統(tǒng)。

　　帶APU接口的PowerPC使得在FPGA中得以實現一個緊密結合的協處理器。因為頻率的需求以及管腳數量的限制，采用外部協處理器不大可行。因此可以創(chuàng)建一個直接連接到PowerPC的專用應用協處理器，大大地提高了軟件速度。因為FPGA是可編程的，你可以快速地開發(fā)和測試連接到CPU的協處理器解決方案。

　　協處理器連接模型

　　協處理器有三種基本的形式：與CPU總線連接的、與I/O連接的和指令流水線連接(Instruction Pipeline Connection)。此外，還存在一些這些形式的混合形式。

　　1. CPU總線連接

　　處理器總線連接加速器需要CPU在總線上移動數據以及發(fā)送命令。通常，單個數據處理就需要很多的處理器時鐘周期。因為總線仲裁以及總線驅動的時鐘是處理器時鐘的分頻，所以會降低數據處理速度。一個與總線連接的加速器可以包含一個存儲器存取(DMA)引擎。在增加額外的邏輯情況下，DMA引擎允許協處理器工作在位于連接到總線的存儲器上的數據塊，獨立于CPU。

　　2. I/O連接

　　與I/O連接的加速器直接連接到一個專用的I/O端口。通常通過GET或PUT函數提供數據和控制。因為缺少了仲裁、控制復雜度降低以及連接器件較少，因此這些接口的驅動時鐘通常比處理器總線更快。這種接口的一個較好的例子如Xilinx Fast Simplex Link(FSL)。FSL是一種簡單的FIFO接口，可以連接到Xilinx MicroBlaze軟核處理器或Virtex-4 FX PowerPC。與處理器總線接口中的數據移動相比，通過FSL移動的數據具有較低的延時和更高的數據速率。

　　3. 指令流水線連接

　　指令流水線連接加速器直接連接到CPU的計算內核。通過與指令流水線連接，CPU不能識別的指令可以由協處理器執(zhí)行。操作數、結果以及狀態(tài)直接從數據執(zhí)行流水線向外傳遞，或接收。單個運算可以實現兩個操作數的處理，同時返回一個結果和狀態(tài)。

　　作為一個直接連接的接口，連接道指令流水線的加速器可以用比處理器總線更快的時鐘驅動。Xilinx通過APU接口實現這種協處理器連接模型，對于典型的雙操作數指令，在數據控制和數據傳輸上可以縮減10倍的時鐘周期。APU控制器還連接到數據緩存控制器，通過它可以執(zhí)行數據加載/存儲操作。因此，APU接口能在每秒內移動數百兆字節(jié)，接近DMA速度。

　　I/O連接加速器或指令流水線連接加速器可以與總線連接加速器結合起來。在增加額外的邏輯條件下，可以創(chuàng)建一個加速器，這個加速器運行在一個位于總線連接存儲器上的數據塊上，通過一個快速、低延時的接口接收命令并返回狀態(tài)。

　　在本文中介紹的C-HDL工具組可以實現總線連接和I/O連接加速器，它還能實現連接到PowerPC的APU接口的加速器。盡管APU連接是基于指令流水線的，C-HDL工具組實現了一種I/O流水線接口，該接口具有I/O連接加速器的典型性能。