常見問題解答：Xilinx采用首個ASIC級UltraScale可編程架構之首款20nm All Programmable器件開始投片

　　1. 賽靈思將在 2013 年7 月9 日宣布推出什么產品?

　　賽靈思宣布 20nm 兩項新的行業第一，延續 28nm 工藝節點上一系列業界創新優勢：

　　· 賽靈思宣布開始投片半導體行業首款 20nm 器件以及投片 PLD 行業首款 20nm All Programmable 器件。

　　· 賽靈思新的 20nm 器件采用了行業首款 ASIC 級可編程架構——UltraScale?架構。

　　2. 賽靈思提出的在 28nm 工藝上“領先一代”指的是什么意思?

　　對于 28nm 工藝，賽靈思并不是簡單地將傳統 FPGA 移植到新的工藝節點上，而是設計出了大量 FPGA 創新技術并率先推出了業界首款商用 All Programmable 3D IC 與 SoC。這代器件產品已被數百家用戶的終端應用所采用。賽靈思在突破性技術的推出與客戶推廣方面一直領先于競爭對手多年，并因此而受益。

　　3. 賽靈思提出的“繼續領先一代”是指什么?

　　憑借 UltraScale 架構的推出，我們將繼續保持在 28nm 工藝上多年領先競爭對手的優勢。通過結合臺積電的尖端技術并與 Vivado?設計套件實現協同優化，賽靈思的 UltraScale 架構可以提供 1.5 倍至 2 倍的系統級性能和集成度。

　　4. 什么是 UltraScale 架構?

　　UltraScale 架構在完全可編程架構中應用尖端的 ASIC 技術，能從 20nm 平面 FET 擴展至 16nm 鰭式 FET 甚至更先進的技術，并可從單芯片電路擴展為 3D IC。UltraScale 架構不僅可以解決系統總吞吐量擴展和時延方面的局限性，而且還能直接突破高級節點上的頭號系統性能瓶頸，即互連問題。

　　5. ASIC 級 UltraScale 架構能為賽靈思 FPGA、3D IC 和 SoC 帶來哪些優勢?

　　該架構在布線、類似 ASIC 的時鐘分布、增加 CLB 邏輯、控制集功能以及關鍵路徑優化方面具有明顯的優勢。這些增強功能可以滿足客戶更高性能設計在海量數據流、I/O 帶寬以及實時數據包、 DSP 和圖像處理等方面的要求。UltraScale 架構創新技術與 Vivado 設計套件結合使用，將在不降低性能的前提下實現90%以上的器件利用率。

　　首批 Kintex?和 Virtex? UltraScale 器件的推出將進一步擴展賽靈思的 All Programmable 產品系列。

　　6. UltraScale 架構的目標應用是什么?

　　基于 UltraScale 架構的 FPGA 將支持新一代智能系統，滿足其新的高性能架構要求，這些應用包括：

　　· 帶智能包處理和流量管理功能的 400G OTN

　　· 帶智能波束形成功能的 4X4 混合模式 LTE 和 WCDMA 無線電

　　· 帶智能圖像增強與識別功能的 4K2K 和 8K 顯示屏

　　· 用于智能監視與偵查(ISR)的最高性能系統

　　· 數據中心使用的高性能計算應用

　　· 賽靈思網站 Xilinx.com 上列出的其它應用

　　7. UltraScale 器件如何對已有的賽靈思產品組合進行補充?

　　7 系列和 Zynq-7000 All Programmable 系列在系統性能、能效和成本效率方面都占據行業領先地位。對于很多應用來說，賽靈思 28nm 產品在未來數年內都將成為客戶的最佳解決方案。為了支持更快更智能網絡以及智能視覺和智能設備不斷增長的大趨勢， 將會涌現出一批需要海量數據流的應用，而且其所要求的性能只有通過賽靈思 UltraScale 架構才能實現。

　　8. 與 Vivado 設計套件進行協同優化的好處是什么?

　　在引領 28nm 技術的四年中，賽靈思開發出了全新一代設計環境與工具套件，即 Vivado 設計套件。在20nm 和 16nm 工藝技術方面，賽靈思繼續將 FPGA、SoC 和 3D IC 與新一代 Vivado 設計套件實現協同優化。

　　設計人員通過工具、器件和 IP 的同步構建與優化，可在挖掘芯片最大價值和性能的同時縮短設計與實現流程。

　　9. UltraScale 架構如何應對海量數據流挑戰?

　　· 時鐘

　　UltraScale 架構通過解決時鐘歪斜、大量總線布局以及系統功耗管理等相基礎問題，實現極高的新一代系統速率，有效應對海量數據流挑戰。憑借 UltraScale 類似于 ASIC 的多區域時鐘功能，設計人員可以將系統級時鐘放置在最佳位置(幾乎可以是芯片上的任何位置)，使系統級時鐘歪斜大幅降低達 50%。

　　· 布線

　　UltraScale 新一代互連架構與 Vivado 軟件工具進行了協同優化，在可編程邏輯布線方面取得了真正的突破發。賽靈思將精力重點放在了解和滿足新一代應用對于海量數據流、多 Gb 智能包處理、多Tb吞吐量以及低時延方面的要求。通過分析我們得出一個結論，那就是在這些數據速率下，互連問題已成為影響系統性能的頭號瓶頸。UltraScale 布線架構從根本上完全消除了布線擁塞問題。結論很簡單：

　　只要設計合適，布局布線就沒有問題。

　　· 功耗

　　每代 All Programmable 邏輯器件系列都能顯著降低系統級功耗，UltraScale 架構正是建立在這一傳統優勢之上。低功耗半導體工藝以及通過芯片與軟件技術實現的寬范圍靜態與動態電源門控，可將系統總功耗降低至賽靈思行業領先的 7 系列 FPGA(業界最低功耗的 All Programmable 器件)的一半。

　　10. 賽靈思的堆疊硅片互連技術(SSIT)帶給 UltraScale 3D IC 的附加優勢是什么?

　　Virtex? UltraScale 和 Kintex? UltraScale 系列產品中的連接功能資源數量以及第二代 FPGA 與 3D IC 架構中的芯片間帶寬都實現了階梯式增長。布線與帶寬以及最新 3D IC 寬存儲器優化接口容量的大幅增加，能確保新一代應用以極高的器件利用率實現目標性能。

　　11. 何時推出基于 UltraScale 架構的 FPGA?

　　支持 UltraScale 架構 FPGA 的 Vivado 設計套件早期評估 beta 版已于 2013 年 1 季度向客戶發布。首批UltraScale 器件將于 2013 年 4 季度推出。

　　12. 16nm 產品何時推出?

　　隨著臺積電加快開發進度，計劃將于 2013 年晚些時候提供 16nm FinFET 測試芯片，并在 2014 年推出首批產品。

　　13. 為什么賽靈思使用 “UltraScale”，而不是沿用 8 系列命名規則?

　　UltraScale 架構代表了 PLD 行業的轉折點。采用新工藝節點制造的產品將延伸賽靈思的整體產品系列。對于 PLD 市場，系列編號的增加過去常常代表要向下一個技術節點遷移。UltraScale 架構跨越多個技術節點。

　　基于 UltraScale 架構的器件與 7 系列器件將會并存。

　　14. Artix、Kintex 和 Virtex 產品名稱會受到怎樣的影響?

　　FPGA 系列的名稱將繼續在 UltraScale 或以后的技術中沿用。Artix?-7、Kintex-7 和 Virtex-7 FPGA 系列的命名會保持不變。對于 20nm 和 16nm 工藝，相應的器件命名方式為 Kintex UltraScale 和 Virtex UltraScale。