1．介紹

LPHCSL（Low-Power HCSL）是為了降低傳統的HCSL驅動器的功耗而開發的。LPHCSL的主要優點包括更好的驅動長線的性能，易于AC耦合，減少PCB板子面積，易于布線，降低材料成本，本文將討論這些優點，重要的是要注意HCSL驅動器與LPHCSL驅動器對HCSL接收器來說都是一樣的。

2．HCSL驅動結構

圖1傳統的和低功耗的HCSL驅動結構的比較

?

參考圖1的HCSL和LPHCSL輸出結構圖，傳統的HCSL輸出是通過控制正負輸出差分對中的15mA電流，顯然電源功耗為15mA * 3.3V約50mW。而LPHCSL不是采用傳統的HCSL的電流驅動，而是采用推-拉（push-pull）電壓驅動，電流消耗大約4到5mA。
圖5和圖6顯示傳統的HCSL與LPHCSL的終端匹配方法：

?

驅動器本身具有17歐姆的輸出阻抗，所以，需要串聯一個33歐姆的電阻，以獲得與50歐姆傳輸線的匹配。對于傳統的HCSL，為了避免出現過度的振鈴，串聯電阻RS是必須要的。

某些接收器片內可能有一個100歐姆的差分終端，這樣的接收器通常更常見，因為可以處理比較寬范圍的幅度和共模電壓，以及可能要去AC耦合的時鐘信號，LPHCSL驅動器可以穩定驅動雙終端（在源和接收處都有終端電阻）。

從圖6，我們可以看得出LPHCSL并不需要對地的終端電阻。而由于功耗的原因，傳統的HCSL驅動器不可能就將終端電阻集成到內部，尤其是芯片有許多輸出的時候。很顯然，LPHCSL相對于傳統HCSL使用了更少的元件，降低了板子面積和材料成本。

從原理上，傳統的HCSL要求DC耦合，而LPHCSL并不要求DC耦合。我們可以將AC耦合電容串接到線路上，這樣做并不會影響信號的擺幅和終端屬性。而傳統的HCSL使用AC耦合時，必須仔細考慮對地的DC路徑，還可能需要額外增加元件。

PCIe時鐘要求的上升速率為0.6V/ns到4.0V/ns，LPHCSL在驅動長線時能提供更高的上升速率。而傳統的HCSL驅動取決于外部50歐姆終端來產生時鐘的下降沿，這使得上升/下降匹配非常困難，因為僅時鐘的上升沿受傳統HCSL輸出控制，而LPHCSL輸出控制時鐘的上升沿和下降沿，LPHCSL更快的上升速率對驅動長線時非常重要的。

3．結論

LPHCSL不僅顯著地降低了功耗，而且能更好地驅動長線，節省板子面積，減少成本，更易于驅動AC耦合傳輸線，LPHCSL的使用會越來越廣泛。

表1：傳統的HCSL與低功耗的HCSL比較總結