，我們依舊借助PYNQ_z2來完成。 1. ZYNQ功能塊 ZYNQ中包含兩大功能塊：PS部分和PL部分。 PS部分指Processing System，一個
2020-12-25 14:11:50
6843 如果想用PS點亮PL的LED燈，該如何做呢？一是可以通過EMIO控制PL端LED燈，二是通過AXI GPIO的IP實現控制。本章介紹如何使用EMIO控制PL端LED燈的亮滅。同時也介紹了，利用EMIO連接PL端按鍵控制PL端LED燈。
2021-01-30 10:05:006730 
使用zynq最大的疑問就是如何把PS和PL結合起來使用，在其他的SOC芯片中一般都會有GPIO，本實驗使用一個AXI GPIO的IP核，讓PS端通過AXI總線控制PL端的LED燈，實驗雖然簡單，不過可以讓我們了解PL和PS是如何結合的。
2021-02-01 10:06:006183 
PL和PS的高效交互是zynq soc開發的重中之重，我們常常需要將PL端的大量數據實時送到PS端處理，或者將PS端處理結果實時送到PL端處理，常規我們會想到使用DMA的方式來進行，但是各種協議非常
2021-01-30 09:54:0012917 
有時CPU需要與PL進行小批量的數據交換，可以通過BRAM模塊，也就是Block RAM實現此要求。本章通過Zynq的GP Master接口讀寫PL端的BRAM，實現與PL的交互。在本實驗中加入了自定義的FPGA程序，并利用AXI4總線進行配置，通知其何時讀寫BRAM。
2021-02-22 13:51:007359 
(Progarmmable Logic), 就是 FPGA 部分。 ZYNQ7020的整體架構如下圖所示 Zynq 就是兩大功能塊，PS 部分和 PL 部分， 說白了，就是 ARM 的 SOC 部分，和 FPGA
2021-05-12 10:25:3113960 
。 axi_timer_pwm_demo案例 1?案例功能 案例功能：PS端通過AXI4-Lite總線發送命令至PL端AXI Timer IP核，IP核再根據命令通過PWM方式控制評估底板PL端LED5的狀態
2021-09-07 17:03:302881 
xilinx mpsoc 平臺中，PS 和 PL 進行交互時，PS 需要獲取 PL 發出的中斷信號。從 mpsoc 技術參考手冊 ug1085 TRM 中可知，PL 給到 PS 的中斷有兩組
2023-08-24 16:06:22560 
拉掛適配器的現象。該芯片將功率管內置從而實現較少的外圍器件并節約系統成本。PL7501C 的升壓開關充電轉換器的工作頻率為 600KHz， 最大 2A 輸入充電，轉換效率為 90%。 PL
2020-12-09 22:08:48
ZYNQ進階之路9--PS端實現FreeRTOS嵌入式系統導論FreeRTOS簡介實現步驟導論在之前的章節中我們我們完成了PS端、PL端和PS+PL的一些工程，本章節我們插入一個小插曲，講解
2021-12-22 08:29:20
。光照傳感器Po188（SMD1206）+ 取樣電阻就可輕松實現。我們是原設計開發商，有絕對的價格優勢。 深圳市歐恩光電技術研究所高小姐QQ:597720281TEL
2009-01-21 12:02:50
本帖最后由 何立立 于 2018-1-9 15:03 編輯
ZYNQ 、AXI協議、PS與PL內部通信 三種AXI總線分別為：AXI4：（For high-performance
2018-01-08 15:44:39
、Xilinx Vivado 2017.4、Xilinx SDK 2017.4。案例包含PL端Vivado工程，主要使用Xilinx提供的標準IP核配置PL端資源實現接口擴展，同時包含PS端裸機
2021-05-28 14:28:28
大家好！ 最近要做一個控制儀器的項目。儀器的型號基本定了，現在考慮的問題是擴展性。假如程序最后打包交付給用戶以后，客戶又想添加一個儀器型號，這時有沒有一種方法，不用重新打包交付程序，給用戶一個功能模塊，按照說明放大某一位置就可實現？ 請各位高手給個思路，不勝感激！
2016-07-26 14:47:55
使用XPS時，然后將.xmp導入planahead，生成一個比特流文件。我可以使用chipcope / impact進行配置，從PS-> PL運行獲取FCLK還是我必須導出到sdk？我正在
2019-09-05 06:03:46
難道pl的時鐘放在底板上了？
2016-02-16 00:07:37
嗨，我必須找出zynq 7020 PS和zynq PL如何通話，特別是我必須找到將在ARM中處理的SDK C代碼。你能用一個明確的C代碼告訴我，它解釋了數據如何從PS轉移到PL，這是ARM用來做這個的基本程序嗎？謝謝
2020-05-08 09:37:11
一直糾結于怎樣給PL提供時鐘，zynq開發不同于一般的FPGA開發。其中時鐘和復位問題就是相當重要的問題，有兩種方式可以為PL部分提供時鐘和復位：1、PS部分可以產生四個毫無關系的輸出時鐘和復位信號
2015-06-08 17:29:32
本帖最后由 blackroot 于 2015-6-10 17:06 編輯
一直沒搞懂PS怎樣給PL提供復位和時鐘，今天這個問題終于解決了~~~~~用一個簡單的例子來說明一下，怎樣使用PS輸出
2015-06-10 16:59:53
配置PS和PL，把這些時鐘信號利用起來。此時我們就可以充分利用Vivado提供的強大的集成開發功能，輕松實現PL“打包”PS的功能——這與通常我們看到的ZYNQ的概念有點不同：PS是主體，而PL做為一
2015-06-01 11:54:12
核是我們自定義的IP核，實現了PL端從BRAM中讀出數據的功能，除此之外，PS端通過AXI總線來配置該IP核讀取BRAM的起始地址和個數等。由框圖可知，本次實驗創建的BRAM為雙端口的RAM，其中一個
2020-09-04 11:08:46
錯誤。然后，我在SDK中編程PS端，led閃爍正確的頻率！我的問題，當鎖定Zynq PL時鐘？ PS程序之后？需要多長時間？是不是意味著，PL配置期間LED閃爍錯誤，在非易失性Flas Boot中編程PS期間（或之后）閃爍？謝謝的Berker
2020-08-27 15:09:19
我想給板子接上一個u***接口的鍵盤，不跑操作系統，只用ps部分接收鍵盤的數據然后傳遞給PL，不知道如何編寫sdk的代碼來跟u***的phy通信呢？有沒可以參考的例程或者文檔？
2015-12-16 17:12:38
連出，亦可通過EMIO從PL端引腳連出。同時，亦可通過PL端邏輯資源使用IP的方式實現網口功能。本文通過外接的TL-MultiEthP多網口模塊，分別在PS端和PL端進行了千兆網口拓展。圖 3
2021-10-22 09:43:10
如何輕松地實現對步進電機的控制？
2021-10-15 06:02:04
pyton打包成exe命令有哪幾個？如何利用Python實現打包exe文件？
2021-07-12 08:04:00
你好，我已經創建了一些示例SDSOC項目并注意到了這一點。我已經檢查過，在執行一個持續很長時間的功能的PL期間，處理器沒有停止，Zynq FPGA中的Core A9仍然保持在100％。如果
2020-05-08 10:00:52
而無法再操作。我的目標是使用一個僅包含PL部件設計的比特流，不需要任何PS描述或PS和PL之間的連接來配置PL，而linux（PS）運行良好。實際上，我想設計一個系統來逐個配置來自不同用戶的許多不同位
2020-05-21 07:07:50
嗨，我有一個zc702板。我是EDK的新手。我為PL點了一個小代碼來點亮LED。我沒有在SOC中使用PS。我已經通過JTAG編程了它，它的工作原理。但是當我嘗試從SPI FLASH編程時，我無法正常
2019-09-12 10:22:59
我的設備是zedboard702，我知道如何在使用PS和PL時使用SDK生成啟動映像和程序閃存。問題是我只是使用PL，現在如何編程flash？
2019-09-30 09:43:18
親愛的大家，我只是想知道如何找到Ultrascale +的PL和PS的地址轉換（映射方案到DRAM-我的意思是哪個等級，庫等）？
2019-10-16 08:35:37
領域。PL5501控制器在降壓、升降壓和升壓運行模式下采用恒定的時間控制，以實現的負載和電壓調整。可編程開關頻率，可以設置開關頻率為150kHz、300kHz、600kHz或1.2MHz。該芯片還具
2021-09-29 10:18:16
性能：◆是一款適用于輸入電壓高達100V的超寬輸入范圍、高性能同步降壓DC-DC的PWM控制器。◆通過驅動-對外部整流和續流MOS-FET實現大輸出電流(可達10A)、超寬出入范圍( 12-100V
2021-11-24 15:17:58
大家好，我已經在PS中產生了一個100Mhz的時鐘信號，并使其在外部被PL接收。我使用了原始的ODDR但沒有成功我可以從引腳輸出100 Mhz時鐘。有什么建議么？？以上來自于谷歌翻譯以下為原文
2019-02-22 09:09:05
用430實現心電信號的接收，處理和發送，發送時需要數據打包，求數據打包程序與方法
2014-11-04 18:20:53
為什么一個簡單的程序運行不了，請求幫忙看一下。做個LED流水燈，是想用PS部分生成100MHz的頻率，然后用這個頻率來實現PL部分三色led移位，但是好像PS部分有問題，不知道怎么配置了。這是PS
2016-01-02 21:35:38
對應的信號功能后，在PL的代碼里面就不需要寫任何的邏輯，甚至引腳分配都不需要（生成的PS系統會自動分配）。但是EMIO就要在PS的系統中引出，然后在PL頂層源碼中申明端口類型，做引腳分配（因為EMIO用
2019-10-12 17:35:16
給照片輕松換背景（讓ps更輕松）在PS圖象處理時常常會遇到去除圖象背景操作，通過PS去除有時候非常的墨跡，通過“照片輕松換背景”軟件可以輕輕松松去除背景，本軟可以圖像合成最困難和最費時的操作是摳圖
2008-09-19 10:00:23
請問zynq 怎么實現PS與PL數據交互，然后通過UART串口打印出來?前輩們做過的指導我一下。
2020-08-03 15:53:30
XAPP1251說明顯示，可以在Zynq ARM處理器上運行XVC服務器來控制FPGA中的JTAG端口。但是，我不清楚，是否可以在同一個FPGA中控制PL JTAG？可以使用運行在設備PS部分上
2020-07-30 13:51:19
PL7502/PL7504 是一款集成鋰電池充電管理、同步升壓轉換器、電池電量管理和保護功能的帶指示燈藍牙充電座 SOC。 PL7502/PL7504 芯片完整的功能集成
2022-05-21 15:18:11
摘要：在數據庫管理系統GKD-BASE上設計并實現了兼容Oracle PL／SQL V2．3語言規范的PL／SQL引擎，擴展了GKD-BASE過程處理功能。GKD-BASE數據庫是一
2006-03-11 13:22:41840 
用鼠標一點剛用Authorware做的一個小課件，主文件還不到1MB，真是短小精悍，我非常滿意。哈哈，現在開始打包。咦？怎么搞的，打包后一拷
2009-06-17 00:00:05601 32位高性能單片機輕松實現連接功能
Microchip（美國微芯科技公司）近日在80 MHz 32位 PIC32單片機（MCU）產品組合的成功基礎上推出3個全新系列單片機，提供高達128 KB RAM
2010-01-12 16:23:49764 一步一步學ZedBoard：使用PL做流水燈：目的是為了學習不使用ARM PS情況下，只對Zynq PL的編程方法，同時學習Xilinx PlanAhead工具的使用方法。（本資料是其相應的完整工程文件下載）
2012-12-05 13:52:39
185 本文通過實例詳細解析如何利用Zynq-7000的PL和PS進行交互。實際上，Zynq就是兩大功能塊：雙核Arm的SoC和FPGA。根據Xilinx提供的手冊，PS： 處理系統 （Processing System） ， 就是與FPGA無關的A
2012-12-12 13:40:2253205 
分享下PS與PL之間數據傳輸比較另類的實現方式，實現目標是： 1、傳輸時數據不能滯留在一端，無論是1個字節還是1K字節都能立即發送； 2、PL端接口為FIFO接口； PS到PL的數據傳輸流程: PS
2017-02-08 01:00:111431 
到目前為止，我們已經在之前的文章中聊過Zynq SOC內部的 PS和PL，以及在Zynq SoC PS部分的ARM Cortex-A9處理器上運行的操作系統。但是有一個領域我們還沒有去探索過，那就是在芯片的PL上構建軟核處理器。
2017-02-08 14:04:41989 
了解Zynq PS / PL接口之后；到目前為止，我們已經分析了Zynq All Programmable SoC芯片中的PS （處理器系統）與PL（可編程邏輯）之間的接口。
2017-02-10 12:00:11957 
我們先來了解一下上節中介紹的Zynq SoC PS/PL接口，我創建一個很簡單的外設，使用的是DSP48E1的DSP邏輯片，依靠這個外設第一個寄存器內的控制字執行乘法，加法或減法。
2017-02-10 12:04:41469 
《一步一步學ZedBoard & Zynq》系列第二篇，目的是為了學習不使用ARM PS情況下，只對Zynq PL的編程方法，同時學習Xilinx?PlanAhead工具的使用方法?
2017-02-10 20:24:113749 構建SoC系統，畢竟是需要實現PS和PL間的數據交互，如果PS與PL端進行數據交互，可以直接設計PL端為從機，PS端向PL端的reg寫入數據即可，本節研究如何再實現PL端對DDR3的讀寫操作。
2017-09-18 11:08:5523 Zynq芯片中，PS（ProcessorSystem）和PL（Programmable Logic）之間提供了一共9個雙向讀寫的通信端口，他們分別是： M_GP0 M_GP1 S_GP0 S_GP1
2017-11-17 10:03:3911543 zedboard可以將邏輯資源和軟件分別映射到PS和PL中，這樣可以實現獨一無二和差異換的系統功能，主要分為兩大部分，處理系統和可編程邏輯。以及二者之間的互聯特性。這篇筆記主要記錄zedboard的大體架構。
2018-06-26 06:24:006394 ???承德科勝紙箱側面打包機|側面打包機|河北打包機??承德科勝自動紙箱側面捆扎機??適合產品；化妝品，食品，農藥紙箱的打包?設備簡介：側面打包機可對灰塵，粉末較多的大型物體，和重量較重的物體進行
2018-08-21 10:46:49213 /60HZ)3PH-220V/380V(50/60HZ)功率：0.85KVA原理及特點： 自動打包機外形設計簡單美觀;電機+減速器+凸輪+緊縮臂運作; 打包緊力卓越，故障少，維修方便；打包機零部件均由電腦數控機床精密加工；打包動作柔和，耐用性卓越，打包功能完善；打包結束后電機馬上停止，省電實用。
2018-08-21 10:47:23290 ??承德科勝低臺打包機|瓷磚打包機|河北打包機??承德科勝瓷磚低臺打包機??主要用途：袋裝醬油，袋裝醋，食鹽的打包機?型號規格： SK-3型低臺型打包機 主要用途： 適用于各種大小貨物的打包
2018-08-21 10:48:03351 ??承德科勝高臺打包機|隔熱板打包機|河北打包機???承德科勝高臺pp帶打包機??主要用途：辣椒醬，醬菜，奶茶，藕粉高臺打包機?型號規格： SK-1高臺打包機 主要用途： 適用于各種大小貨物的打包
2018-08-21 10:48:34179 ??承德科勝雙變頻打包機|書本打包機|河北打包機??承德科勝雙變頻書本打包機??適合打包；柿餅，書本，咖喱粉，適合各種大小貨物的打包?技術參數：打包速度：1.5sea/strap最小打包物：60mm
2018-08-21 10:51:08258 這一節我們實現一個稍微復雜一點的功能——測量未知信號的頻率，PS和PL通過AXI總線交互數據，實現我們希望的功能。
2018-12-08 11:00:301406 
Zynq在PS和PL之間有9個AXI接口。
2018-12-30 09:45:006907 MPSoC是Xilinx基于16nm工藝推出的異構計算平臺，由于靈活、穩定，在業界得到了廣泛的使用。異構計算是一個比較新的領域，需要協調硬件設計、邏輯設計、軟件設計，對工程師的要求很高。實際設計過程中，很多工程師對實現PS/PL之間的數據交互感到頭疼。
2020-09-15 09:27:0011208 
DMA的總結 ZYNQ中不同應用的DMA 幾個常用的 AXI 接口 IP 的功能（上面已經提到）： AXI-DMA：實現從 PS 內存到 PL 高速傳輸高速通道 AXI-HP----AXI-Stream
2020-10-09 18:05:576391 
。 本篇博文旨在提供有關如何為可編程邏輯 （PL） 和處理器系統 （PS） 多用途 I/O （MIO） 進行 IBIS 模型名稱解碼的指導信息。 本文主要分 3 個部分： PL I/O 標準 PS MIO
2020-10-15 18:29:152147 
剛學ZYNQ的時候，看到里面反復提到PS和PL，還以為PS是PhotoShop的意思，PL是哪種型號的簡稱。 稍微了解之后才知道，ZYNQ是ARM和FPGA的組合，PS是programming
2021-06-18 16:09:468666 SolidKits BOMs高級BOM及屬性批量導入工具的打包功能，無需打開SOLIDWORKS，即可高效、準確的一鍵完成各種結構BOM導出，匯總BOM生成，批量導入屬性，自動建立結構，實現規范化管理，并自定義打包操作。
2022-02-21 17:04:021441 
這篇文章記錄ZYNQ7020的PS端的基本開發流程，關于PL端的開發流程，參考之前文章，這里放個超鏈接。
2022-07-24 18:12:575860 目前基于MPSOC的一些參考設計中并沒有實現開機畫面的功能 ，那在一些帶顯示屏的產品在設計的時候就需要這一功能，基于原來傳統的方式也可以在FPGA中來實現，今天分享一個在PS側來實現開機畫面，以節省PL側的寶貴資源。
2022-08-02 10:23:20851 
部分 ZynqUltraScale+MPSoC的可編程邏輯(PL)中包含最新的視頻編碼器/解碼器。這種新型硬化編解碼器能夠訪問來自PL 或PS的視頻和音頻流，以提供和/或存取達到軟件算法50倍的壓縮視頻信息，從而節省寶貴的系統存儲空間
2022-08-02 16:48:152472 
MPSoC含有PS、PL；在PS和PL之間有大量接口和信號線，比如AXI、時鐘、GPIO等。缺省情況下，PS和PL之間有接口和信號線被關閉。加載bit后，軟件才會打開PS和PL之間的接口和信號線
2022-08-02 09:45:03676 電子發燒友網站提供《將Zynq PS和PL與內存映射寄存器集成.zip》資料免費下載
2022-12-06 15:14:292 S_AXI_ACP_FPD接口實現了PS 和PL 之間的低延遲連接，通過這個128位的接口，PL端可以直接訪問APU的L1和L2 cache，以及DDR內存區域。故PL側可以直接從cache中拿到APU的計算結果，同時也可以第一時間將邏輯加速運算的結果送至APU。
2023-02-01 15:36:531708 電子發燒友網站提供《基于PS和PL的1G/10G以太網解決方案應用筆記.pdf》資料免費下載
2023-09-15 10:29:251 電子發燒友網站提供《基于PS和PL的1G/10G以太網解決方案.pdf》資料免費下載
2023-09-15 10:05:180 資料\Demo\All-Programmable-SoC-demos\”目錄下。案例包含PL端Vivado工程，主要使用Xilinx提供的標準IP核配置PL端資源實現接口擴展，同時包含PS端裸機/Linu
2023-01-03 15:50:3718
正在加载...
電子發燒友App
工商網監
評論