按鍵消抖的原理和基于verilog的消抖設計

按鍵開關是各種電子設備不可或缺的人機接口。在實際應用中，很大一部分的按鍵是機械按鍵。在機械按鍵的觸點閉合和斷開時，都會產生抖動，為了保證系統(tǒng)能正確識別按鍵的開關，就必須對按鍵的抖動進行處理。

在系統(tǒng)設計中，有各種各樣的消除按鍵抖動的設計方法，硬件電路和軟件設計都很成熟。不過我們這里要從另外一個角度來討論按鍵的消抖，并給出一個用verilog給出一個具體的實現(xiàn)。

首先，看一個普通的機械按鍵的觸點在閉合與斷開時的波形（用示波器抓取）。

下面的四張圖都是按鍵在閉合的時候抓到的波形。可以看到兩個明顯的趨勢：
1. 按鍵在幾個us之內就可以達到穩(wěn)定狀態(tài)，從高電平轉換到底電平；
2. 在高電平轉換到低電平的過程中，觸點有非常明顯的抖動。

下面的兩張圖是按鍵在斷開的時候抓到的波形。也可以看到兩個明顯的趨勢：
1. 按鍵的變化趨勢比較緩慢，從低電平變?yōu)楦唠娖叫枰蟾?0~20ms的時間；
2. 按鍵斷開時沒有閉合時那么大的抖動

按鍵消抖的原理和基于verilog的消抖設計

下面兩張圖是用手迅速閉合按鍵然后就斷開時，按鍵的輸出波形。

按鍵消抖的原理和基于verilog的消抖設計

在處理按鍵抖動的程序中，必須同時考慮消除閉合和斷開兩種情況下的抖動。所以,對于按鍵消抖的處理，必須按最差的情況來考慮。我們從上面的圖上可以看到，按鍵輸出的信號的跳變時間（上升沿和下降沿）最大是在20ms左右。按鍵一次閉合最短的時間大概是120ms左右。
如果我們把按鍵的輸出做為一個時鐘域（時鐘頻率未知，但信號的slow rate是已知的，既最大20ms左右）的信號，用另外一個時鐘來采集這個按鍵的輸出，則就可以把按鍵的消抖歸結為一個最基本的CDC問題來處理。而問題的核心是如何確定采集時鐘的頻率。假設采集時鐘的周期小于20ms，那么，采集時鐘就有可能兩次采到按鍵斷開時的不確定的值，就沒有辦法避免采用CDC電路所想避免的問題。所以采集時鐘的周期必須要大于20ms。假設采集時鐘的周期大于120ms的話，就有可能采不到按鍵的閉合信號，所以采集時鐘的周期必須小于120ms。我們在這里選用周期為25ms的采集時鐘（頻率為40Hz）。
下面的verilog實現(xiàn)實際上是一個標準的CDC電路，直接可以用來做按鍵的消抖。
module RMV_BJ (
BJ_CLK, //采集時鐘，40Hz
RESET, //系統(tǒng)復位信號
BUTTON_IN, //按鍵輸入信號
BUTTON_OUT //消抖后的輸出信號
);
input B_CLK;
input RESET;
input BUTTON_IN;
output BUTTON_OUT;
reg BUTTON_IN_Q, BUTTON_IN_2Q, BUTTON_IN_3Q;
always @(posedge BJ_CLK or negedge RESET)
begin
if(~RESET)
begin
BUTTON_IN_Q <= 1'b1;
BUTTON_IN_2Q <= 1'b1;
BUTTON_IN_3Q <= 1'b1;
end
else
begin
BUTTON_IN_Q <= BUTTON_IN;
BUTTON_IN_2Q <= BUTTON_IN_Q;
BUTTON_IN_3Q <= BUTTON_IN_2Q;
end
end
wire BUTTON_OUT = BUTTON_IN_2Q | BUTTON_IN_3Q;
endmodule
在實際的實現(xiàn)中，我們首先要生成一個40Hz的時鐘，然后有多少個按鍵就將上面的模塊例化多少次就可以了。比如說我們有4個按鍵，那么下面的實現(xiàn)就可以了。其中KEY_CTL[3:0] 是按鍵的輸入，KEY_OUT[3:0]是按鍵的輸出。
RMV_BJ RMV_BJ0( .BJ_CLK(BJ_CLK), .RESET(RESET), .BUTTON_IN(KEY_CTL[0]), .BUTTON_OUT(KEY_OUT[0]) );
RMV_BJ RMV_BJ1( .BJ_CLK(BJ_CLK), .RESET(RESET), .BUTTON_IN(KEY_CTL[1]), .BUTTON_OUT(KEY_OUT[1]) );
RMV_BJ RMV_BJ2( .BJ_CLK(BJ_CLK), .RESET(RESET), .BUTTON_IN(KEY_CTL[2]), .BUTTON_OUT(KEY_OUT[2]) );
RMV_BJ RMV_BJ3( .BJ_CLK(BJ_CLK), .RESET(RESET), .BUTTON_IN(KEY_CTL[3]), .BUTTON_OUT(KEY_OUT[3]) );