12.7 PicoBlaze 設(shè)計(jì)實(shí)例

一、 設(shè)計(jì)要求

1. PICOBLAZE 嵌入式系統(tǒng)，包括1 個(gè)8 位的方波輸出口，一個(gè)驅(qū)動(dòng)兩位7 段LED 的輸出口，一個(gè)時(shí)鐘輸入和一個(gè)中斷輸入。
2. 在Spartan-3an starter 套件中實(shí)現(xiàn)。

二、 設(shè)計(jì)過(guò)程

1. 在ISE 11.x中建立一個(gè)新的項(xiàng)目，項(xiàng)目名為kcpsm3_int_test，并加入源文件kcpsm3.vhd，這僅僅是一個(gè)PicoBlaze控制器核文件，讀者可以根據(jù)自己的愛(ài)好選擇不同的設(shè)計(jì)語(yǔ)言。

2. 編寫(xiě)PicoBlaze的匯編語(yǔ)言源程序，本例中的匯編源程序?yàn)閕nt_test.psm，具體如下。

;Interrupt example
;
CONSTANT waveform_port, 02 ;定義方波輸出端口ID為02
CONSTANT counter_port, 04 ;定義中斷計(jì)數(shù)器輸出端口ID為04
CONSTANT sel_port, 08 ;定義2位7段LED選擇輸出端口ID為08
CONSTANT pattern_10101010, AA ;定義方波輸出口初始值
CONSTANT ini_sel, 01 ;定義2位7段LED位選初始值為01
NAMEREG sA, interrupt_counter ;將sA寄存重新命名為interrupt_counter
;
start: LOAD interrupt_counter, 00 ;中斷計(jì)數(shù)寄存器清零
LOAD s2, pattern_10101010 ;將方波數(shù)據(jù)載入寄存器s2中
LOAD sD, ini_sel ;將位選值裝載入寄存器sD中
ENABLE INTERRUPT ;使能中斷
;
drive_wave: OUTPUT s2, waveform_port ;輸出方波
OUTPUT sD, sel_port ;輸出LED位選
LOAD s0, FF ;延時(shí)
loop3: LOAD s1, FF
loop4: SUB s1, 01
ADD s1, 01
SUB s1, 01
JUMP NZ, loop4
SUB s0, 01
JUMP NZ, loop3
XOR s2, FF ;方波值取反
XOR sD, FF ;位選值取反
JUMP drive_wave
;
ADDRESS 2B0 ;定義程序存儲(chǔ)地址
int_routine: ADD interrupt_counter, 01 ;中斷計(jì)數(shù)器加1
OUTPUT interrupt_counter, counter_port ;輸出計(jì)數(shù)值
OUTPUT sD, sel_port ;輸出位選
LOAD sF, FF ;延時(shí)
loop1: LOAD sE, FF
loop2: SUB sE, 01
ADD sE, 01
SUB sE, 01
JUMP NZ, loop2
SUB sF, 01
JUMP NZ, loop1
XOR sD, FF
RETURNI ENABLE ;中斷返回
;
ADDRESS 3FF ;中斷入口地址
JUMP int_routine
3. 將int_test.psm 文件拷貝到Assembler 目錄下， 運(yùn)行DOS 命令， 進(jìn)入
Assembler 目錄，運(yùn)行如下命令：
kcpsm3 int_test.psm > screen 回車(chē)

編譯后Assembler 目錄中產(chǎn)生了一些新的文件， 如圖12-30 所示。其中INT_TEST.VHD/INT_TEST.V 文件為我們需要的文件，它就是PicoBlaze 的程序存儲(chǔ)器文件，將它加入到kcpsm3_int_test 項(xiàng)目中。可以看到，生成的PROM 文件名與匯編源程序的文件名相同。

圖12-30 編譯后Assembler 目錄文件

其中screen 文件為一個(gè)文本文件，編譯過(guò)程記錄在此文件中，如果源文件有錯(cuò)誤，錯(cuò)誤信息會(huì)在此文件中找到。

4. 建立一個(gè)頂層文件。在頂層文件中完成PROM 文件以及PicoBlaze 核文件的連接。下面對(duì)頂層文件進(jìn)行簡(jiǎn)要說(shuō)明。
例化kcpsm3 和INT_TEST。
初始化未用的PicoBlaze 輸入引腳in_port 和reset。
擴(kuò)展輸出寄存器， 分別是waveforms 、counter 和sel，其端口ID 分別為0x02、0x04 和0x08。
中斷輸入邏輯。
將計(jì)數(shù)器的結(jié)果譯碼為7 段LED 的輸入編碼。

頂層文件源代碼如下。
--
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
use IEEE.STD_LOGIC_ARITH.ALL;
use IEEE.STD_LOGIC_UNSIGNED.ALL;

--
-------------------------------------------------------------------------
entity kcpsm3_int_test is
Port ( LED : out std_logic_vector(6 downto 0);
waveforms : out std_logic_vector(7 downto 0);
interrupt_event : in std_logic;
clk : in std_logic;
selp : out std_logic);
end kcpsm3_int_test;
-------------------------------------------------------------------------
architecture Behavioral of kcpsm3_int_test is
--
component kcpsm3
Port ( address : out std_logic_vector(9 downto 0);
instruction : in std_logic_vector(17 downto 0);
port_id : out std_logic_vector(7 downto 0);
write_strobe : out std_logic;
out_port : out std_logic_vector(7 downto 0);
read_strobe : out std_logic;
in_port : in std_logic_vector(7 downto 0);
interrupt : in std_logic;
interrupt_ack : out std_logic;
reset : in std_logic;
clk : in std_logic);
end component;
--
component int_test
Port ( address : in std_logic_vector(9 downto 0);
instruction : out std_logic_vector(17 downto 0);
clk : in std_logic);
end component;
--
-------------------------------------------------------------------------
signal address : std_logic_vector(9 downto 0);
signal instruction : std_logic_vector(17 downto 0);
signal port_id : std_logic_vector(7 downto 0);
signal out_port : std_logic_vector(7 downto 0);
signal in_port : std_logic_vector(7 downto 0);
signal write_strobe : std_logic;