四、結(jié)構(gòu)規(guī)范性

在整個(gè)芯片設(shè)計(jì)項(xiàng)目中，行為設(shè)計(jì)和結(jié)構(gòu)設(shè)計(jì)的編碼是最重要的一個(gè)步驟。它對(duì)邏輯綜合和布線結(jié)果、時(shí)序測定、校驗(yàn)?zāi)芰?、測試能力甚至產(chǎn)品支持 都有重要的影響。考慮到仿真器和真實(shí)的邏輯電路之間的差異，為了有效的
進(jìn)行仿真測試：
1、避免使用內(nèi)部生成的時(shí)鐘
內(nèi)部生成的時(shí)鐘稱為門生時(shí)鐘（gated clock）。如果外部輸入時(shí)鐘和門生時(shí)鐘同時(shí)驅(qū)動(dòng)， 則不可避免的兩者的步調(diào)不一致，造成邏輯混亂。而且，門生時(shí)鐘將會(huì)增加測試的難度 和時(shí)間。
2、絕對(duì)避免使用內(nèi)部生成的異步置位/清零信號(hào)
內(nèi)部生成的置位/清零信號(hào)會(huì)引起測試問題。使某些輸出信號(hào)被置位或清零，無法正常 測試。
3、避免使用鎖存器
鎖存器可能引起測試問題。對(duì)于測試向量自動(dòng)生成（ATPG）， 為了使掃描進(jìn)行，鎖存器需要置為透明模式（transparent mode）， 反過來，測試鎖存器需要構(gòu)造特定的向量，這可非同一般。
4、時(shí)序過程要有明確的復(fù)位值
使觸發(fā)器帶有復(fù)位端，在制造測試、ATPG以及模擬初始化時(shí)，可以對(duì)整個(gè)電路進(jìn)行 快速復(fù)位。
5、避免模塊內(nèi)的三態(tài)/雙向
內(nèi)部三態(tài)信號(hào)在制造測試和邏輯綜合過程中難于處理.