現(xiàn)在使用CST92F25，gpio（p14）上會(huì)有一個(gè)4V的脈沖式的電壓，脈沖寬度幾百毫秒，周期50Hz，現(xiàn)在配置的是上拉輸入或者下拉輸入，這樣的話會(huì)有什么風(fēng)險(xiǎn)嗎？另外想問一下如果配成高阻態(tài)，芯片內(nèi)部是怎么處理的呢？
2023-02-23 13:01:50
這個(gè)時(shí)序圖，當(dāng)control為0的時(shí)候，作為輸入和輸出端的q波形為啥是一樣的呢？按照程序意思，作為輸出端，不應(yīng)該是高阻態(tài)嗎？
2013-05-06 19:08:10
一開始輸出為高阻態(tài)，然后才正常運(yùn)行！
2015-11-03 20:13:44
單片機(jī)引腳什么時(shí)候表現(xiàn)為高阻態(tài)？切斷芯片的電源是否就使得芯片的引腳呈現(xiàn)高阻態(tài)了呢？求教！
2017-03-11 12:12:17
高阻態(tài)和三態(tài)門高阻態(tài) 高阻態(tài)的實(shí)質(zhì)：電路分析時(shí)高阻態(tài)可做開路理解。你可以把它看作輸出（輸入）電阻非常大。他的極限可以認(rèn)為懸空。也就是說理論上高阻態(tài)不是懸空，它是對(duì)地或?qū)﹄娫措娮铇O大的狀態(tài)。而實(shí)際
2019-01-08 11:03:07
數(shù)字電路常見術(shù)語：高阻態(tài)，三態(tài)門高阻態(tài)常用的表示方法
2021-03-01 11:09:49
高阻態(tài)高阻態(tài)是電路的一種輸出狀態(tài)，既不是高電平也不是低電平，如果高阻態(tài)再輸入下一級(jí)電路的話，和沒接一樣。電路分析時(shí)可以把高阻態(tài)看成開路，即輸出（輸入）電阻非常大，極限可以認(rèn)為是懸空。但是理論上高阻態(tài)
2022-01-25 07:03:19
懸空，顧名思義，就是不接任何器件啦高阻態(tài):無上拉和無下拉，對(duì)外表現(xiàn)出電平不確定性不是所有的單片機(jī)都支持三態(tài)輸出。三態(tài)輸出一般由寄存器控制，需進(jìn)行配置。高阻態(tài)既然無確定電平，怎么能做輸出呢？把一個(gè)端口
2021-11-24 08:19:25
電路分析時(shí)高阻態(tài)可做開路理解。你可以把它看作輸出（輸入）電阻非常大。它的極限狀態(tài)可以認(rèn)為懸空（開路）。也就是說理論上高阻態(tài)不是懸空，它是對(duì)地或?qū)﹄娫措娮铇O大的狀態(tài)。而實(shí)際應(yīng)用上與引腳的懸空幾乎是一樣的。
2019-05-23 06:58:08
`發(fā)電機(jī)中性點(diǎn)采用“經(jīng)高電阻接地”方式，即經(jīng)副邊帶電阻的配電變壓器接地，也就是在中性點(diǎn)和地之間連接一配電變壓器，在其二次側(cè)連接一只電阻，使中性點(diǎn)線路的阻抗值增大，起到限制接地電流的作用。高阻接地
2019-04-17 09:07:11
高阻無源探頭即我們通常所說的無源探頭，應(yīng)用最為廣泛，基本上每個(gè)使用過示波器的人都接觸過這種探頭。高阻無源探頭和示波器相連時(shí)，要求示波器端的輸入阻抗是 1M 歐姆。以下是一個(gè) 10：1 高阻無源探頭
2018-04-02 09:17:49
高阻硅材料進(jìn)口半導(dǎo)體單晶硅、高阻硅片，有n型、p型、本征硅片，晶向〈111〉、〈100〉、〈110〉，直徑1～8寸的單拋硅片、雙拋硅片、氧化硅片，超平硅片、超薄硅片、超厚硅片，異型硅片，電阻率30000Ω.Cm，詳細(xì)參數(shù)來電咨詢，也可根據(jù)用戶要求生產(chǎn)。歡迎垂詢，***.
2018-01-22 11:49:03
高阻配電電路圖如圖為高阻配電電路圖。它與低阻配電的顯著區(qū)別是在各分路負(fù)載中串接一定阻值的限流電阻R1，一般取值為電池內(nèi)阻的5倍～l0倍。這時(shí)如果某一分路發(fā)生短路，則系統(tǒng)電壓跌落及反沖尖峰電壓都較小
2009-10-24 09:24:04
如硬件圖，用Proteus仿真時(shí)，明明OE口輸入1了，管腳卻是灰色的，說明是高阻態(tài)程序如下：（desplay是用數(shù)碼管顯示AD轉(zhuǎn)換的數(shù)，老是顯示0，所以我懷疑是OE的問題，注意程序倒數(shù)第七行，已經(jīng)把
2013-03-26 09:05:44
CC2530應(yīng)該怎么定義Io口是高阻狀態(tài)?
2016-03-14 11:18:18
問題描述：CS32G020 PB12/PB11輸出低電平點(diǎn)亮LED0/LED1, 實(shí)測(cè)PB12/PB12會(huì)有周期位2.2s，脈寬為200ms的脈沖出現(xiàn)，造成LED燈閃爍，猜測(cè)是內(nèi)部IO狀態(tài)變成了高阻態(tài)導(dǎo)致.*附件：CS32G020問題.doc
2022-09-02 09:18:39
本帖最后由 李姝萱 于 2021-4-7 15:18 編輯
由于功能的要求，子模塊內(nèi)部部分信號(hào)需賦初值（或最后拉高）為高阻態(tài)，現(xiàn)在quartus2給出警告Warning (13046
2021-04-06 15:34:40
用的很簡(jiǎn)單的verilog 程序，步驟都是按照教程來的，但是仿真結(jié)果輸入總是高阻態(tài)，試了很多不同的程序都是同樣的問題module xor_2(y,a,b );output y; input a
2014-07-29 21:11:27
今天在使用ISE的Isim仿真時(shí)發(fā)現(xiàn)輸出一直為高阻，經(jīng)過排查發(fā)現(xiàn)這種情況是由于仿真器無法全面檢查測(cè)試模塊導(dǎo)致，使用綜合器檢查即可排查錯(cuò)誤。在我的測(cè)試模塊中，同時(shí)使用上升沿和下降沿賦值，在仿真器中通過，而這在綜合器中是不允許的，改為單上升沿賦值解決了問題。
2017-09-06 14:45:39
當(dāng)為高的時(shí)候是高阻態(tài) 如何讓輸出不是高阻態(tài) 請(qǐng)各位指點(diǎn)迷津
2017-10-21 17:48:40
大家好，我有一個(gè)關(guān)于Linux Vivado中多個(gè)OOC模塊綜合的快速問題。我在Ubuntu 14.04LTS上運(yùn)行Vivado 2015.4.2。我注意到在我的Windows機(jī)器上，同一
2020-04-29 10:03:04
為什么我按照“基于M9K塊的單口RAM配置仿真實(shí)驗(yàn)—LiangXuan-博客園的程序從頭做了一遍，發(fā)現(xiàn)dout輸出總是高阻態(tài)，哪位大神能幫忙解決下嗎？感激不盡。在MegaWizard Plug-In Manager的配置上沒有那么詳細(xì)，有沒有可能是這塊出了問題？求幫忙
2014-12-18 11:03:48
`請(qǐng)問PCB過孔阻焊的處理方式有哪些？`
2019-12-31 15:28:04
用PIC16F877A實(shí)現(xiàn)高阻態(tài)輸出，就像89C51的P0端口一樣，輸出"1"時(shí)候，電壓較低？？？
2012-11-06 14:29:41
如題，例如用PWM1引腳輸出PWM波形，如何將這個(gè)引腳設(shè)置成高阻！謝謝各位師傅們！
2013-05-20 11:48:38
STC的IO的高阻，的讀取外部狀態(tài)是否和準(zhǔn)雙向IO一樣要先鎖存為1？還是說即使高阻鎖存為0也可以讀取外部狀態(tài)？
2019-05-21 04:35:40
的影響 / 462．2．4 use_dsp48在實(shí)現(xiàn)加法運(yùn)算時(shí)的作用 / 482．3 out-of-context（OOC）綜合模式 / 502．3．1 Project模式下使用OOC / 502．3．2
2020-10-21 18:24:48
的任何子模塊。來自IP catalog的IP就默認(rèn)使用OOC綜合的方式，例如上圖中的“Synthesis Options”選項(xiàng)就設(shè)置為了“Out of Context Per IP”。這些IP會(huì)在頂層
2023-04-17 16:33:55
adc引腳懸空時(shí)，串聯(lián)在adc引腳上的電阻有0.1v的分壓，難道adc懸空時(shí)，引腳不是高阻態(tài)？
2024-03-05 08:20:17
最近調(diào)用乘法器的ip核為了進(jìn)行有符號(hào)的16位乘法運(yùn)算，查看內(nèi)部輸入信號(hào) 都正常不清楚為啥modelsim仿真的輸出腳就是高阻態(tài)，求教各位了。謝謝{:23:}
2013-04-10 16:32:11
現(xiàn)在使用psoc6.發(fā)現(xiàn)spi口。 在進(jìn)入deepsleep模式前，我想降低功耗，將spi口配置為高阻態(tài)模式
2024-02-21 06:16:58
tc3xx，休眠時(shí)mcu pin可以是高阻態(tài)嗎？如何設(shè)置？
2024-01-19 08:26:57
`在我們剛一開始接觸到51單片機(jī)的時(shí)候?qū)0口必須加上上拉電阻，否則P0就是高阻態(tài)。對(duì)這個(gè)問題可能感到疑惑，為什么是高阻態(tài)？加上拉電阻？今天針對(duì)這一概念進(jìn)行簡(jiǎn)單講解。高阻態(tài)高阻態(tài)這是一個(gè)數(shù)字電路里
2019-07-29 07:00:00
一、三態(tài)單片機(jī)IO的三態(tài)是指：高電平（1）、低電平（0）、高組態(tài)（Z）。二、高阻態(tài)高阻i是一種電路狀態(tài).既不是高電平,也不是低電平,以高阻態(tài)對(duì)下級(jí)電路輸出,下級(jí)電路什么影響也沒有.高阻態(tài)的IO電平
2021-11-25 06:42:28
如圖所示：1.不是說高阻態(tài)電平不確定么，為什么高阻態(tài)時(shí)兩個(gè)燈都滅，按理論來說高阻態(tài)其中必有一個(gè)亮對(duì)么？2.去掉IN4148行么？它在這里編演什么角色？
2020-07-19 08:06:45
, sum, cout);endendmodule在vivado2017.3 Run Behavioral Simulation下的運(yùn)行結(jié)果，sum是高阻態(tài)，這是為什么呀？`
2017-12-25 17:18:31
指示燈,繼電器等,其驅(qū)動(dòng)指示燈的電路如圖所示。什么是三態(tài)門?三態(tài)門，是指邏輯門的輸出除有高、低電平兩種狀態(tài)外，還有第三種狀態(tài)——高阻狀態(tài)的門電路 高阻態(tài)相當(dāng)于隔斷狀態(tài)。 三態(tài)門都有一個(gè)EN控制使能端，來
2008-05-26 13:01:37
看到有些手冊(cè)中寫到引腳處于高阻狀態(tài)，請(qǐng)問這是一種什么狀態(tài)呢？
2023-10-31 07:02:45
為PWM輸出，當(dāng)PWM為高時(shí)，芯片輸出正常，PWM為低時(shí)，芯片輸出高阻態(tài)，控制見下方截圖。 那么整個(gè)PWM循環(huán)中，芯片處于正常工作和高阻態(tài)輸出。這樣對(duì)電機(jī)是否有影響？同時(shí)對(duì)電機(jī)芯片有什么影響？而且測(cè)試
2021-06-29 22:49:22
本帖最后由 hy658 于 2015-12-23 21:58 編輯
我們可以給單片機(jī)0或1.控制高電平或者低電平輸出，能不能控制輸出高阻態(tài)？用3個(gè)單片機(jī)io口，控制4個(gè)LED亮滅？
2015-12-23 21:35:48
單片機(jī)I/O口做輸入時(shí)接一個(gè)很大的電阻，是否相當(dāng)于高阻態(tài)，輸入電壓信號(hào)是否會(huì)有壓降？
2020-03-19 03:59:11
問一個(gè)菜鳥問題，單片機(jī)IO口懸空和高阻態(tài)究竟是什么？IO口具體設(shè)置成什么？（輸出不接外部器件？輸入不上拉？）我查了下百度都沒說清楚，復(fù)制粘貼的就算了！！另外想問一下，LCD驅(qū)動(dòng)時(shí)IO口是怎么輸出3種
2014-06-28 08:47:37
單片機(jī)中的高阻態(tài)到底什么意思？在我們剛一開始接觸到51單片機(jī)的時(shí)候?qū)0口必須加上上拉電阻，否則P0就是高阻態(tài)。對(duì)這個(gè)問題可能感到疑惑，為什么是高阻態(tài)？加上拉電阻？今天針對(duì)這一概念進(jìn)行簡(jiǎn)單講解。高阻
2019-12-31 08:00:00
單片機(jī)中的高阻態(tài)是什么
2020-12-28 07:59:37
在我們剛一開始接觸到51單片機(jī)的時(shí)候?qū)0口必須加上上拉電阻，否則P0就是高阻態(tài)。 對(duì)這個(gè)問題可能感到疑惑，為什么是高阻態(tài)？加上拉電阻？今天針對(duì)這一概念進(jìn)行簡(jiǎn)單講解。 高阻態(tài) 高阻態(tài)這是一
2021-01-13 16:56:04
我可以獲得一些關(guān)于上下文實(shí)現(xiàn)的文檔嗎？以上來自于谷歌翻譯以下為原文Can I get some documentation on Out-of-Context Implementation?
2018-10-30 11:08:13
回到原狀態(tài)，必須在IC外部另接一電阻。2、數(shù)字電路有三種狀態(tài)：高電平、低電平、和高阻狀態(tài)，有些應(yīng)用場(chǎng)合不希望出現(xiàn)高阻狀態(tài)，可以通過上拉電阻或下拉電阻的方式使處于穩(wěn)定狀態(tài)，具體視設(shè)計(jì)要求而定！3、一般說
2011-07-28 09:58:10
吸電流、拉電流、灌電流、上下拉電阻、高阻態(tài)分析
2012-08-18 07:40:57
頂級(jí)模塊的實(shí)現(xiàn)。這可能嗎？我正在OOC檢查點(diǎn)讀取并使用模式out_of_contex和top作為頂部運(yùn)行synth_design。我不希望IO緩沖區(qū)插入頂部。我這樣做是為了對(duì)正常合成和上下文合成之間
2018-11-09 11:43:59
三態(tài)門高阻態(tài)時(shí)，同或門輸出狀態(tài)怎么判斷？F的 邏輯表達(dá)式
2015-12-15 10:59:57
相當(dāng)大的設(shè)計(jì)，需要大約一個(gè)半小時(shí)才能構(gòu)建。我發(fā)現(xiàn)OOC模塊占用了大約三分之一的時(shí)間，并且想知道是否有辦法從合成中排除未修改的IP塊。我嘗試使用以下TCL命令從綜合中排除這些：set_property
2020-04-29 07:43:42
怎么實(shí)現(xiàn)樓宇對(duì)講系統(tǒng)中音頻電路的設(shè)計(jì)？怎樣設(shè)計(jì)通話電路達(dá)到高租態(tài)呢？
2021-06-04 06:01:30
要找一個(gè)7路輸入/輸出并帶高阻的三態(tài)輸出的邏輯IC,體積要小點(diǎn)的，有知道的請(qǐng)推薦一下，謝謝！！！積分只有13分，全給了。
2016-01-04 11:36:40
請(qǐng)各位大俠么講解一下高阻態(tài)與不定態(tài)的區(qū)別?單片機(jī)的接口如何設(shè)置成高組態(tài)如何設(shè)置成不定態(tài)！
2012-08-26 16:52:47
out_of_context＃optimize netlist opt_design #Place Design place_design #rebuffer high fanout nets
2018-10-23 10:30:35
在做時(shí)序仿真的時(shí)候，發(fā)現(xiàn)一個(gè)問題,代碼如下：assign gateway_out1 = gateway_in10 * gateway_in11 結(jié)果發(fā)現(xiàn) 輸出帶有高阻態(tài),波形如圖。 在做功能仿真的時(shí)候沒有問題，做時(shí)序仿真就出現(xiàn)問題了。 請(qǐng)問這是什麼原因造成的。
2017-07-27 09:09:53
在我們剛一開始接觸到51單片機(jī)的時(shí)候?qū)0口必須加上上拉電阻，否則P0就是高阻態(tài)。對(duì)這個(gè)問題可能感到疑惑，為什么是高阻態(tài)？加上拉電阻？今天針對(duì)這一概念進(jìn)行簡(jiǎn)單講解。高阻態(tài)高阻態(tài)這是一個(gè)數(shù)字電路里常見
2020-07-24 07:32:20
新人在工作中經(jīng)常碰到三態(tài)門與高阻態(tài)；請(qǐng)教技術(shù)大佬，這兩個(gè)到底是什么東西 ？
2021-04-07 06:59:01
我正在使用該芯片，將數(shù)據(jù)輸出到FPGA處理。想請(qǐng)問下，由于不需讀取旋變數(shù)據(jù)時(shí)，我將ad2s80芯片設(shè)置為禁能模式。這樣會(huì)不會(huì)導(dǎo)致芯片禁能高阻與fpga輸入高阻相連，導(dǎo)致高阻引腳電平不確定。我想問下，我當(dāng)前的設(shè)計(jì)合理么，在ad2s80芯片和fpga之間需要增加上拉電阻么，阻值多少合適？
2018-09-28 15:12:09
由于利用外部放大電路，將AD5522的輸出電壓范圍擴(kuò)大兩倍來實(shí)現(xiàn)±22V的輸出擺幅。
當(dāng)FV輸出高阻時(shí)，環(huán)路是斷開的，內(nèi)部運(yùn)放的輸出電壓未知，這樣從高阻態(tài)再回來正常FV模式時(shí)，會(huì)有一個(gè)很大的毛刺
2023-12-05 08:00:36
HC32F003的單片機(jī)IO口怎么配置成高阻態(tài)？
2023-09-27 07:29:59
系統(tǒng)上電后,I/O的狀態(tài)是高阻態(tài)么?還是是輸入狀態(tài)?
2018-08-16 06:01:22
現(xiàn)在需要實(shí)現(xiàn)低功耗，手冊(cè)說需要把未使用的IO配置為高阻態(tài)，請(qǐng)問應(yīng)該如何配置？
2024-02-18 08:27:43
是不是高阻態(tài)
2023-10-24 07:41:26
開關(guān)管驅(qū)動(dòng)用，想找一個(gè)類似與74HCT245的芯片，可控制信號(hào)通斷。74HCT245是三態(tài)輸出，不使能的時(shí)候輸出端是高阻，有沒有一款芯片能在控制端的作用下，不需要有效信號(hào)時(shí)輸出全部為低電平的？？比較著急，感謝感謝！！！
2019-08-10 10:29:57
大家好，這里的任何人都可以為我提供有關(guān)最新OOC實(shí)施流程的教程嗎？我有用戶指南，但它提到我可以應(yīng)Xilinx支持請(qǐng)求接收教程。另外，我們是否在最新版本的Vivado中為GUI提供了GUI支持。我發(fā)現(xiàn)
2020-05-26 06:19:55
GPIO輸入具備緩沖功能，輸出均具有鎖存功能GPIO一般具有三態(tài)：0態(tài)、1態(tài)、高阻態(tài)啟動(dòng)總線：SCL保持高電平時(shí)SDA由高轉(zhuǎn)為低終止總線：SCL保持高電平時(shí)SDA由低轉(zhuǎn)為高數(shù)據(jù)傳送時(shí)高位在前，低位
2021-12-23 07:27:59
請(qǐng)問下有沒有大神知道高壓高阻箱的相關(guān)設(shè)計(jì)資料，以及國內(nèi)外現(xiàn)狀等相關(guān)資料的啊，能不能共享下呢？
2016-09-22 09:45:47
創(chuàng)建綜合運(yùn)行 一個(gè)“運(yùn)行（run）”是指定義和配置設(shè)計(jì)在綜合過程中的各方面，包括：使用 的Xilinx器件、應(yīng)用的約束集、啟動(dòng)單個(gè)或多個(gè)綜合的選項(xiàng)、控制綜合引擎結(jié)果的選項(xiàng)。點(diǎn)擊Flow菜單
2021-01-02 09:03:00
3081 
隨著大規(guī)模預(yù)訓(xùn)練語言模型（LLM）能力的不斷提升，in-context learning（ICL）逐漸成為自然語言處理領(lǐng)域一個(gè)新的范式。
2023-04-21 10:02:14989 Context接口沒有提供方法來設(shè)置其值和過期時(shí)間，也沒有提供方法直接將其自身撤銷。也就是說，Context不能改變和撤銷其自身。那么該怎么通過Context傳遞改變后的狀態(tài)呢？
2023-11-16 16:15:08156
正在加载...
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評(píng)論