摘 要： 針對計算機處理高清圖像或視頻的邊緣檢測時存在延時長和數據存儲帶寬受限的缺點，提出了用Vivado HLS將邊緣檢測軟件代碼轉換成RTL級硬件電路的硬件加速方法。硬件加速是將運算量大的功能模塊由硬件電路實現，根據硬件電路工作頻率高和數據位寬自定義，可以解決延時長和數據寬度受限的缺點。實驗結果表明，邊緣檢測硬件加速方法不僅使延時和數據帶寬都得到了改善，而且也縮短了邊緣檢測的開發周期。

0 引言

在計算機視覺和圖像處理領域中，圖像邊緣檢測技術起著重要的作用，其效果好壞直接影響整個系統的性能。由于圖像的邊緣蘊含了豐富的內在信息，是進行圖像分割、特征值提取的重要依據。邊緣檢測不僅能減少處理數據，又能保留圖像中物體的形狀信息，是實時圖像處理中的重要內容之一[1]。

在現階段，主要采用軟件方式或者FPGA硬件方式來實現邊緣檢測。文獻[2]-[4]采用軟件方法實現圖像的邊緣檢測，雖然邊緣檢測的效果得到了改善，但是不能在延時和數據帶寬方面做出改善。文獻[5]-[7]采用FPGA方法實現圖像的邊緣檢測，此硬件方法雖然改善了邊緣檢測的延時長和數據帶寬受限的不足，但是由于FPGA硬件設計的復雜性會導致整個電路開發周期變長。

本文采用Xilinx公司的Vivado HLS將邊緣檢測的軟件代碼轉化為RTL硬件電路。這樣不僅解決了軟件方法所帶給系統延時長和數據帶寬窄的缺點，而且避免了FPGA硬件電路設計周期長的不足。

1 邊緣檢測算法設計

基于Sobel算子的邊緣檢測具有算法簡單、實現方便等優勢，但在處理圖像時會存在對噪聲敏感和邊緣界限模糊等不足，所以需要在Sobel算法的基礎上進行優化。優化后的邊緣檢測由中值濾波、膨脹濾波、邊緣檢測模塊和腐蝕濾波模塊構成，如圖1所示。在圖像輸入后，首先中值濾波器對輸入圖像進行平滑圖像噪聲處理，然后由膨脹濾波器求出圖像的局部最大值，再由邊緣檢測模塊來提取圖像的邊緣信息，最后由腐蝕濾波器消除圖像中的“斑點”噪聲，從而得到最佳的圖像邊緣。

2 邊緣檢測軟硬件協同設計

邊緣檢測的軟硬件協同設計主要包括軟件應用設計、硬件加速設計和SoC應用設計。

2.1 軟硬件協作開發流程

軟件應用設計是將邊緣檢測的功能用OpenCV函數或者自定義功能函數實現；硬件加速設計將軟件代碼轉換為RTL電路，其中不可綜合的函數或者語句需用Vivado HLS支持的函數替換；SoC應用設計將Vivado HLS輸出的RTL電路應用到實際的SoC系統[8]。圖2是邊緣檢測硬件加速流程圖。

如圖2所示，首先完成軟件應用的開發，然后將Vivado HLS不能綜合的OpenCV函數鏈替換成HLS視頻庫函數鏈，最后封裝成IP在FPGA中調用。

2.2 邊緣檢測軟硬件協作實現

在軟件實現階段使用OpenCV函數庫或者自定義的C語言函數實現邊緣檢測算法，但Vivado HLS不能綜合所有的軟件代碼。當軟件代碼中存在Vivado HLS不能綜合的函數時就需要將這些函數展開或者替換，如定點運算、片上的行緩存和窗口緩存來完成動態的內存分配、浮點和圖像在外部存儲器中存放和修改的操作。

硬件加速方案是在軟件應用的基礎上實現的。在搭建SoC時，使用的是芯片內部的AXI互聯總線，其所支持的數據類型是AXI4 video stream。在設計邊緣檢測IP接口時需要將AXI4 video stream與Vivado HLS所支持的hls：：Mat類型進行相互轉換。數據的轉換模塊見圖2中AXIvideo2Mat和Mat2AXIvideo模塊。Vivado HLS將OpenCV函數鏈轉換成HLS視頻庫函數鏈。硬件加速階段包括邊緣檢測的仿真與優化，只有在優化和仿真通過之后才將RTL級電路封裝成IP核輸出。

3 系統搭建與IP核優化

邊緣檢測的軟硬件協作應用具有一定的局限性，只能在具備處理器和可編程邏輯陣列的SoC中應用。本文是在Xilinx公司的zc7z020clg484-1系列芯片中進行邊緣檢測的系統搭建與功能驗證。

3.1 SoC系統設計

Vivado HLS將邊緣檢測IP輸出到Vivado的IP catalog，在SoC系統設計時調用邊緣檢測IP核即可。搭建的邊緣檢測SoC系統如圖3所示。