摘要：闡述一種基于FPGA的MIPICSI-2接口高清攝像頭圖像采集系統(tǒng)設(shè)計(jì)，該設(shè)計(jì)用FPGA實(shí)現(xiàn)當(dāng)前應(yīng)用廣泛的MIPI高清 CCD采集，并提供LCD屏、USB兩路輸出，數(shù)據(jù)傳輸穩(wěn)定可靠，把MIPI接口攝像頭應(yīng)用到更廣泛的其他電路系統(tǒng)中，加快系統(tǒng)開發(fā)， 節(jié)省成本。

?引言

CSI（CameraSerialInterface)是由MIPI（MobileIndustryProcessorInterface）聯(lián)盟下Camera工作組制定的接口標(biāo)準(zhǔn)，是MIPI聯(lián)盟發(fā)起的為移動(dòng)應(yīng)用處理器制定的開放標(biāo)準(zhǔn)，MIPI聯(lián)盟由ARM、諾基亞、意法半導(dǎo)體和德州儀器發(fā)起成立，作為移動(dòng)行業(yè)領(lǐng)導(dǎo)者的合作組織，MIPI聯(lián)盟旨在確定并推動(dòng)移動(dòng)應(yīng)用處理器接口的開放性標(biāo)準(zhǔn)。CSI接口具有接口少、抗EMI強(qiáng)、速度快、功耗低等優(yōu)點(diǎn)。CSI-2是MIPICSI第二版，CSI-2由應(yīng)用層、協(xié)議層、物理層組成，最大支持4通道數(shù)據(jù)傳輸，單線傳輸速度高達(dá)1Gb/s[1-2]。

系統(tǒng)使用的圖像傳感器是OV5640， 該CCD分辨率高達(dá)5M像素，提供兩通道MIPI數(shù)據(jù)傳輸[3]。系統(tǒng)使用的FPGA為xilinx的Spartan-6，型號(hào)為XC6SLX45，該系列的FPGA擁有業(yè)界領(lǐng)先的系統(tǒng)集成能力，同時(shí)為成本敏感型應(yīng)用帶來了低風(fēng)險(xiǎn)、低成本和低功耗的最佳平衡[4-5]。

本文闡述如何在FPGA上進(jìn)行MIPICSI-2接口設(shè)計(jì)，實(shí)現(xiàn)高清攝像頭數(shù)據(jù)采集、顯示、接口轉(zhuǎn)換，把MIPI接口攝像頭應(yīng)用到更廣泛的其他電路系統(tǒng)中，加快系統(tǒng)開發(fā)，節(jié)省成本。

1系統(tǒng)設(shè)計(jì)原理

MIPICSI-2圖像采集系統(tǒng)如圖1所示，整個(gè)系統(tǒng)由CCD圖像傳感器、FPGA、DDR、FLASH存儲(chǔ)器組成。CPU使用SOPC，CCD驅(qū)動(dòng)模塊、USB驅(qū)動(dòng)模塊、LCD驅(qū)動(dòng)模塊、DDR管理模塊等在FPGA內(nèi)部設(shè)計(jì)。

CCD圖像傳感器經(jīng)光電轉(zhuǎn)換，把采集到的圖像經(jīng)MIPI接口傳到FPGA，F(xiàn)PGA解碼后把圖像存儲(chǔ)在DDR，后分兩路輸出，一路送到LCD顯示屏實(shí)時(shí)顯示，另一路轉(zhuǎn)換成USB接口輸出。

?

圖1 MIPICSI-2圖像采集系統(tǒng)框圖

2 軟硬件設(shè)計(jì)

2.1硬件設(shè)計(jì)
MIPI接口有低功耗和高速兩種工作模式，低功耗模 式下的電平為0～1.2V，可直接接到FPGA的I/O口，只需把接口電平配置成LVCOMS1.2V，高速模式下的電平標(biāo)準(zhǔn)是SLVS，其共模電壓為200mV，擺幅為200mVp-p，高速模式下的接口連接需要做一些處理。目前市場上的FPGA還沒有SLVS電壓標(biāo)準(zhǔn)的接口，幸運(yùn)的是Spartan-6帶有LVDS電平接口。由圖2可以看出，做為接收端，F(xiàn)PGA的LVDS接口終端電阻使用外部電阻，其共模電壓最低可以達(dá)到100mv，而SLVS高速模式下的共模電壓在200mv左右，在LVDS的允許范圍內(nèi)，可用于MIPI接收，其IO口連接按圖3所示的接法設(shè)計(jì)，解決FPGA與MIPICSI-2物理層（D-PHY）電平匹配問題。

OV5640為兩通道MIPI數(shù)據(jù)口，加上時(shí)鐘信號(hào)，F(xiàn)PGA端用3對LVDS、6個(gè)1.2V電平普通IO、2個(gè)用于I2C控制普通IO。

DDR選用的為16位MT46H64M16LFBF，其接口控制模塊使用Spartan-6自帶的MCB硬核設(shè)計(jì)，MCB可使DDR達(dá)到較高速安全運(yùn)行，并且MCB自帶溫漂補(bǔ)償功能，環(huán)境適應(yīng)能力較強(qiáng)。

數(shù)據(jù)輸出部分使用的是標(biāo)準(zhǔn)接口，LCD顯示屏接口使用的是24位標(biāo)準(zhǔn)RGB接口，由于FPGA內(nèi)嵌的USB2.0內(nèi)核價(jià)格昂貴，USB傳輸系統(tǒng)使用了Cypress公司的CY7C68013芯片。

?

圖2 SLVStoLVDSSignalLevels

?

?

圖3 FPGAD-PHY接收接口設(shè)計(jì)

2.2系統(tǒng)設(shè)計(jì)
整個(gè)系統(tǒng)數(shù)據(jù)處理、驅(qū)動(dòng)設(shè)計(jì)、接口管理都在FPGA內(nèi)部設(shè)計(jì)，F(xiàn)PGA設(shè)計(jì)時(shí)使用工具軟件Xilinx ISE DesignSuite13.4，通過硬件描述語言VHDL編程。系統(tǒng)上電后，F(xiàn)PGA自動(dòng)從FLASH里加載程序，程序加載完畢由SOPC完成各模塊參數(shù)設(shè)置。

OV5640數(shù)據(jù)位傳送方式如圖4所示，通道LANE1傳輸偶數(shù)位，LANE1傳輸奇數(shù)位。FPGA解碼模塊參考圖5所示原理設(shè)計(jì)，串并轉(zhuǎn)換模塊使用ISERDES2原語設(shè)計(jì)，雙通道串行數(shù)據(jù)經(jīng)合并單元轉(zhuǎn)換成并行數(shù)據(jù)后以幀的形式存儲(chǔ)到DDR里。

?

圖4 OV5640數(shù)據(jù)傳輸方式

?

?

圖5 FPGA接收數(shù)據(jù) 處理框圖

LCD驅(qū)動(dòng)模塊從DDR里讀出前一幀數(shù)據(jù)，然后轉(zhuǎn)換成24位標(biāo)準(zhǔn)RGB數(shù)據(jù)輸出到顯示屏全彩顯示，同樣USB管理模塊從DDR里讀出數(shù)據(jù)送給CY7C68013芯片，可配置成ISOCHRONOUS和BULK兩種模式輸出。

3 實(shí)驗(yàn)結(jié)果

整個(gè)處理系統(tǒng)在單一FPGA內(nèi)部設(shè)計(jì)，外圍電路簡單、無干擾、功耗低。MIPI攝像頭高速模式時(shí)與FPGA的LVDS接口連接，LVDS選用外部150Ω終端電阻，成功解決了FPGA與MIPICSI-2物理層電平匹配問題。

經(jīng)測試，OV5640配置成1080P，以30pfs幀率傳送，數(shù)據(jù)傳輸安全可靠，系統(tǒng)功率小于0.6W，圖6為LCD屏的顯示效果。另外，USB輸出接口可直接掛接到PC或其它USB接口設(shè)備上，用于后級(jí)圖像數(shù)據(jù)高級(jí)處理，加快系統(tǒng)開發(fā)。

?

圖6 LCD屏顯示效果圖

本設(shè)計(jì)以較低成本成功在FPGA上實(shí)現(xiàn)了MIPICSI-2攝像頭高速圖像實(shí)時(shí)采集、顯示、接口轉(zhuǎn)換。