當信號燈閃爍時，每隔250 ms就要改變一次狀態，即0和1的交替變化，這樣沖突臨時標志必然也會變化，從而導致錯誤判斷。因此需要加入延時判斷，在BUSY上跳變的時候對臨時標志進行判斷，若是1則計數器累積加1，否則清0計數器。當累計到19時（BUSY周期16 ms，即計數時間超過300 ms），才可確認為沖突信號，觸發黃閃信號，程序如圖10所示。

?

延時判斷必須在臨時標志被清0之前，從圖11的時序圖中可以看出，臨時標志位變化是在BUSY上升沿之前，清0在BUSY上升沿之后，因此延時判斷的觸發信號為BUSY的上升沿。

4.5 其他模塊

實際上，信號沖突檢測電路還包括紅綠沖突檢測、紅燈滅與綠燈滅檢測電路，這些電路在邏輯上相對簡單，本文不做描述。另外，利用Xilinx FPGA的IP核生成的ROM模塊以及RS232串口模塊在本文所列出的相關參考文獻中有詳細的介紹，這里也不再描述[7-8]。

5 仿真與測試

通過Xilinx的ISE開發軟件編寫Test Fixture測試文件對各個模塊進行仿真測試，查看各個模塊的波形時序正確后，對頂層模塊進行整體仿真。仿真結果表明，本設計時序邏輯正確，當2個燈組的綠燈狀態違反綠沖突矩陣數據定義時能正確檢測出沖突，進而進入黃閃。最后利用STM32主控板和FPGA開發板以及自己焊接的LED信號燈電路對程序進行實際驗證測試，如圖12所示。測試表明，信號燈在沒有沖突的時候能正常運行，沖突時則進入黃閃狀態。

?

6 結論

本文詳細介紹了基于FPGA的綠沖突檢測電路各個模塊的原理與設計，經過嚴密的時序分析以及Verilog語言編程，實現了各個模塊的基本功能，并通過了功能仿真與實際的硬件測試。結果表明該系統可以正確檢測出各種綠信號沖突并立即做出處理，使得智能交通系統更加安全可靠。利用FPGA設計的功能模塊經過編譯后生成實際的時序邏輯電路，更加穩定可靠，而且后期還可以進行功能更改與完善，方便維護。