本文針對(duì)特種計(jì)算機(jī)的多接口、微型化特點(diǎn)，以FPGA 為核心將總線橋接技術(shù)應(yīng)用于特種計(jì)算機(jī)設(shè)計(jì)中，不僅完成計(jì)算機(jī)電源控制功能，而且以一顆主芯片實(shí)現(xiàn)多接口的傳輸應(yīng)用，節(jié)約PCB 布局面積，節(jié)省整機(jī)空間。該應(yīng)用包含以太網(wǎng)、UART、USB 以及CAN 總線等多種接口，設(shè)計(jì)靈活、穩(wěn)定性高。

近年來(lái)，特種計(jì)算機(jī)的特點(diǎn)逐漸朝著抗惡劣環(huán)境、高性能、高可靠、多接口、微型化趨勢(shì)發(fā)展。其中，計(jì)算機(jī)多接口特點(diǎn)的實(shí)現(xiàn)通常采用多個(gè)專用芯片來(lái)完成板載設(shè)計(jì)以及使用多個(gè)專用擴(kuò)展卡來(lái)完成擴(kuò)展設(shè)計(jì)，該種設(shè)計(jì)不僅與微型化相矛盾而且會(huì)產(chǎn)生整機(jī)內(nèi)部空間擁擠、制作工序復(fù)雜、穩(wěn)定性低等缺點(diǎn)。

本文針對(duì)特種計(jì)算機(jī)的多接口、微型化特點(diǎn)提出基于FPGA 的總線橋接在特種計(jì)算機(jī)中的應(yīng)用，即使用FPGA 設(shè)計(jì)總線橋接技術(shù)來(lái)替代傳統(tǒng)的接口轉(zhuǎn)接芯片或多擴(kuò)展卡來(lái)完成多接口設(shè)計(jì)，同時(shí)將計(jì)算機(jī)上電管理模塊集成在FPGA 內(nèi)部實(shí)現(xiàn)，該應(yīng)用對(duì)于板載接口可以節(jié)約PCB 布局面積，對(duì)于擴(kuò)展設(shè)計(jì)則能節(jié)省設(shè)備空間布局，能夠在保證穩(wěn)定性的基礎(chǔ)上實(shí)現(xiàn)計(jì)算機(jī)的多接口、微型化特點(diǎn)。
?

1 FPGA 概述

FPGA，即現(xiàn)場(chǎng)可編程門(mén)陣列(Field ProgrammableGateArrays)，是一種可編程使用的數(shù)字邏輯器件，用戶以根據(jù)自身需求改變其配置信息來(lái)實(shí)現(xiàn)相應(yīng)的設(shè)計(jì)功能，來(lái)滿足系統(tǒng)設(shè)計(jì)需求。FPGA 器件在可編程、集成度、性能和可靠性上都比傳統(tǒng)數(shù)字電路要優(yōu)越。通過(guò)編程設(shè)計(jì)來(lái)完成器件內(nèi)部邏輯功能配置，既能減少電路設(shè)計(jì)工作量又可以將電路設(shè)計(jì)中的信號(hào)質(zhì)量、空間布局等都集成在芯片內(nèi)部，在保證效果的同時(shí)提高工作效率，增加靈活性[1]。目前，F(xiàn)PGA 在市場(chǎng)中已經(jīng)越來(lái)越多的被使用在數(shù)字系統(tǒng)設(shè)計(jì)中，且該技術(shù)可以將半導(dǎo)體發(fā)展過(guò)程中低功耗、高頻率、低成本等特點(diǎn)完全體現(xiàn)。未來(lái)，F(xiàn)PGA 的特點(diǎn)將集中表現(xiàn)為高規(guī)模、高集成度、高性能、低價(jià)格。

當(dāng)前主流FPGA 芯片提供商為Xilinx、Altera、Lattice、Actel、Atmel 等，前兩者市場(chǎng)占有率在60%以上，而ACTEL 主要涉及軍品和宇航級(jí)市場(chǎng)。本文采用Xilinx 品牌系列產(chǎn)品，將FPGA 芯片的高集成度、高性能等特點(diǎn)使用在計(jì)算機(jī)接口擴(kuò)展應(yīng)用上，既能保證接口數(shù)量和性能，又能節(jié)省設(shè)備結(jié)構(gòu)空間布局，同時(shí)具有設(shè)計(jì)靈活等顯著特點(diǎn)。

2 FPGA 總線橋接在特種計(jì)算機(jī)中的應(yīng)用

在特種計(jì)算機(jī)設(shè)計(jì)中因客戶的特殊應(yīng)用環(huán)境不同，決定了特種計(jì)算機(jī)的多接口特點(diǎn)，在面向主流應(yīng)用中，采用專用芯片來(lái)實(shí)現(xiàn)多接口的方式價(jià)格昂貴、占用PCB 面積大，設(shè)計(jì)不靈活，本文涉及應(yīng)用以FPGA 邏輯橋接為核心，使用模塊化設(shè)計(jì)方案，以FPGA+ 接口芯片的方式實(shí)現(xiàn)不同接口的通信。在FPGA 部分，包括外部接口單元、PCIE 接口單元、邏輯橋接單元以及計(jì)算機(jī)電源管理單元，四個(gè)邏輯單元均集成在FPGA內(nèi)部，對(duì)于計(jì)算機(jī)系統(tǒng)，F(xiàn)PGA 芯片以DMA 模式掛接在PCIE 總線下，其為PCIE 橋設(shè)備。電源管理單元將計(jì)算機(jī)電源時(shí)序控制以及系統(tǒng)部分信號(hào)控制集成在FPGA 內(nèi)部，該單元與接口通信為相互獨(dú)立功能單元。如圖1 為整個(gè)系統(tǒng)結(jié)構(gòu)框圖。

圖1 FPGA 總線橋接應(yīng)用示意圖

2.1 邏輯橋接單元
如圖2 所示在該部分主要以邏輯控制為核心，在數(shù)據(jù)通信中，F(xiàn)PGA 內(nèi)部設(shè)計(jì)局部總線實(shí)現(xiàn)PCI-E 到各接口的邏輯橋接，每一個(gè)接口模塊都掛接在該局部總線上，邏輯橋接模塊通過(guò)地址線、數(shù)據(jù)線、控制信號(hào)線（包括讀寫(xiě)信號(hào)線和片選信號(hào)線）與各接口模塊通信，各個(gè)接口模塊的內(nèi)部分為頂層邏輯控制模塊和接口處理模塊。頂層控制模塊負(fù)責(zé)完成相應(yīng)接口協(xié)議與局部總線協(xié)議的轉(zhuǎn)化，接口處理模塊負(fù)責(zé)完成FPGA 與外部接口的數(shù)據(jù)傳輸。通過(guò)協(xié)議轉(zhuǎn)換以及局部總線橋接完成PCIE 與各接口模塊的信號(hào)通信。

圖2 邏輯橋接單元

2.2 PCIE 接口單元
PCIE 接口單元為FPGA 與計(jì)算機(jī)系統(tǒng)通信的通道，也是接口數(shù)據(jù)傳輸?shù)耐ǖ溃搯卧獮橛蒄PGA 內(nèi)部PCIE 硬核層和PCIE 軟核（IP 核）構(gòu)成，通過(guò)例化硬核和編寫(xiě)應(yīng)用層邏輯，即可直接使用FPGA 廠家提供的IP 核實(shí)現(xiàn)PCIE 端點(diǎn)(Endpoint) 設(shè)備功能，利用系統(tǒng)PCIE 總線將設(shè)備和計(jì)算機(jī)系統(tǒng)進(jìn)行鏈?zhǔn)?DMA 高速數(shù)據(jù)傳輸[2]。該過(guò)程主要完成PCIE 協(xié)議的解析，在將解析后的信號(hào)數(shù)據(jù)通過(guò)邏輯控制模塊轉(zhuǎn)換協(xié)議后存放于局部總線緩沖器，待進(jìn)一步與對(duì)應(yīng)模塊通信完成PCIE—外部接口的邏輯橋接。外部接口至PCIE 的數(shù)據(jù)通信與之相反，邏輯控制模塊從局部總線讀取數(shù)據(jù)并轉(zhuǎn)換協(xié)議后通過(guò)PCIE 送至系統(tǒng)。該部分邏輯圖如圖3 所示。

圖3 PCIE 接口單元