摘要: 本文介紹一種利用可編程邏輯器件實現VGA圖像顯示控制的方法，設計中采用了Verilog HDL語言對賽靈思Basys開發板進行編程設計。首先通過Image2Lcd軟件分別提取兩幅圖片的色彩信息數據，將得到的數據存儲到開發板的FPGA內嵌塊ROM中，然后讀取塊ROM中的圖片信息送到LCD顯示器顯示。利用FPGA完成VGA顯示控制，可以使圖像的顯示脫離PC機的控制。

如今隨著液晶顯示器的出現，越來越多的數字產品開始使用液晶作為顯示終端。基于VGA標準的顯示器仍是目前普遍使用的顯示器。若驅動此類顯示器，需要很高的掃面頻率，以及極短的處理時間。正是由于這些特點，所以可以用FPGA來實現對VGA顯示器的驅動。

雖然VGA專用芯片具有更穩定的VGA時序和更多的顯示模式可供選擇，但設計和使用VGA顯示控制更具有以下優勢：
① 使用芯片更少,節省板上資源,減小布線難度；
② 當進行高速數據傳輸時，具有更小的高頻噪聲干擾；
③ FPGA(現場可編程門陣列)設計VGA接口可以將要顯示的數據直接送到顯示器，節省了計算機的處理過程，加快了數據的處理速度，節約了硬件成本。

1 系統整體設計框架

VGA顯示控制整體設計方案框圖如圖1所示，將其劃分為電源模塊、時鐘電路模塊、VGA接口模塊、字庫/圖庫模塊、顯示器等。再利用Verilog語言對FPGA的各個子模塊進行編程設計，同時對各個子模塊的功能分別進行調試，最后將所有調試成功的子模塊并在一個頂層模塊下，最終實現VGA顯示控制設計。

?

圖1 VGA顯示控制整體設計方案框圖

2 VGA顯示控制的FPGA實現

2.1 存儲功能模塊
存儲功能模塊的主要功能是存儲圖片色彩信息, 其存儲媒介為FPGA內部的硬核塊RAM, 塊RAM 是以硬核的方式內嵌到FPGA 芯片中的, 不占用芯片的邏輯資源, 是FPGA 芯片內部的一種寶貴資源。FPGA 內嵌的塊RAM 組件可配置為單口RAM、雙口RAM、分布式ROM、塊ROM和先進先出存儲器FIFO等存儲結構。

本文只進行圖片的顯示，所以使用單口的塊ROM存儲圖片信息，如果想實現更復雜的設計，如文字的滾動顯示、圖片的動畫顯示等，可以使用雙口RAM 進行設計。由于圖片信息比較大，而BASYS板子上的資源又有限，這就要求圖片不易過大。搜集的各種資料和不斷的實驗結果表明，大小在8 192字節內的圖片是可以顯示的。這里第一幅圖選用自己的名字徐彬。圖片信息大小為：63×32×8=16 128位。第二幅選用江西科技師范大學。圖片信息大小為120×50×8=48 000位。尋找到圖片后，利用Xilinx ISE中的IP核生成工具Core Generator生成單口ROM，如圖2所示。

?

圖2 單口ROM圖

將要顯示的圖片信息存儲到塊ROM中。第一幅圖片選擇數據寬度為8，深度為2 016的ROM。第二幅圖片選擇的ROM數據寬度為8，深度為6 000。在工程里使用IP核生成工具生成單口ROM，在生成過程中處理好ROM的數據寬度和深度。塊存儲的時候，需要加載的是一個.coe文件來初始化存儲器的內容，這時候需要用到Image2Lcd軟件，取圖片的色彩信息保存為.coe文件初始化到ROM中。

2.2 VGA控制模塊
時序的驅動是設計VGA顯示控制的一個重要問題，關系到設計是否成功。時序若不正確，則不能夠正確地顯示，有時候甚至還會損害顯示設備。因此, 時序的設計必須嚴格遵循VGA的標準, 在此設計中使用的分辨率為800×600,要求像素時鐘為50 MHz。

?

圖3 VGA時序圖

根據VGA 時序的標準行、場同步信號有4種狀態，時序圖如圖3所示，具有同步脈沖信號(Sync)、顯示后沿信號( Back porch)、I顯示的時間間隔(Display interval) 、顯示前沿( Front porch),這4種狀態具有很清晰的時序規律。設置兩個計數器，模為1056 的行計數器和模628的列計數器，系統時鐘為50 MHz用來控制行計數器，通過計數器的值來控制行信號HSYNC，然后在通過行信號HSYNC來控制列計數器，通過計數器的值來控制列信號VSYNC。