在使用Altium Designer繪制FPGA相關(guān)的電路原理圖的過程中，我們會(huì)遇到這樣的問題：FPGA和外圍設(shè)備以及相互之間需要進(jìn)行信號(hào)線相連，由于在大型系統(tǒng)之中，使用到的FPGA和相關(guān)芯片具有大量的引腳（很多情況下多達(dá)千根以上），在引腳分配和信號(hào)線相連的過程之后中，需考慮很多其他的問題，比如引腳的輸入輸出、差分和電平標(biāo)準(zhǔn)等特性，后期PCB布線時(shí)候的信號(hào)線是否交叉和長(zhǎng)短，F(xiàn)PGA在連線過程中是否使用同一個(gè)Bank，Bank利用率與GC引腳的特性等。很多情況下設(shè)計(jì)步驟是先進(jìn)行Verilog/VHDL邏輯設(shè)計(jì)，然而有的時(shí)候也需要先制作PCB板，再在此基礎(chǔ)上進(jìn)行開發(fā)。因此整個(gè)過程會(huì)因?yàn)榭紤]的因素眾多以及管腳數(shù)量巨大而非常麻煩。

?

?

首先是FPGA的引腳分配問題。Xilinx公司的FPGA都有相關(guān)的Pinout and Package文檔，介紹某種型號(hào)FPGA引腳的功能、分類、排布以及封裝信息。但是工程師還是會(huì)遇到許多挑戰(zhàn)，包括創(chuàng)建最初引腳分配、FPGA與原理圖相結(jié)合、以及確保FPGA的合理布線。Cadence OrCAD FPGA SystemPlanner正是為了解決這類問題的工具，下面一段介紹摘自

當(dāng)工程師在PCB板上設(shè)計(jì)大規(guī)模引腳FPGA時(shí)，他們將遇到一些挑戰(zhàn)：包括創(chuàng)建最初引腳分配、FPGA與原理圖相結(jié)合、以及確保FPGA的合理布線。Cadence OrCAD FPGA SystemPlanner正是為了應(yīng)對(duì)如此的挑戰(zhàn)，該模塊為FPGA和PCB的協(xié)同設(shè)計(jì)提供了一個(gè)完整的、并具有可擴(kuò)展性的解決方案，它能使以創(chuàng)建最優(yōu)“器件-規(guī)則-準(zhǔn)確”為目標(biāo)的引腳分配過程自動(dòng)進(jìn)行。使用自動(dòng)引腳分配綜合技術(shù)來代替以前容易出錯(cuò)的手動(dòng)操作過程，就可通過這個(gè)獨(dú)特的布局解決方案減少在PCB板設(shè)計(jì)過程當(dāng)中出現(xiàn)的反復(fù)迭代次數(shù)，同時(shí)縮短了創(chuàng)建最優(yōu)引腳分配所需要的時(shí)間。

在PCB板上進(jìn)行大規(guī)模引腳的FPGA設(shè)計(jì)

在PCB板上集成結(jié)構(gòu)復(fù)雜的FPGA需要花費(fèi)大量的時(shí)間，并且要延長(zhǎng)設(shè)計(jì)周期，這些FPGA有很多不同種類的分配規(guī)則和需要用戶配置的引腳，通常這些FPGA的引腳是用戶通過手工操作一個(gè)挨著一個(gè)進(jìn)行配置的，這些配置是在忽略PCB板上關(guān)鍵元件的擺放位置的情況下進(jìn)行的，而這些關(guān)鍵元件恰恰是和FPGA相連接的。如果忽略以上操作給將來的PCB布線帶來的影響，基于FPGA的設(shè)計(jì)工程將被迫面臨兩個(gè)困難的選擇：非最優(yōu)的引腳分配，這可能增加所設(shè)計(jì)的PCB板的疊層數(shù)；或者在設(shè)計(jì)周期的最后階段要進(jìn)行一些不必要的設(shè)計(jì)迭代。即使經(jīng)過多次反復(fù)，這種較容易出錯(cuò)手動(dòng)操作過程帶來的后果仍然是不必要的PCB重復(fù)設(shè)計(jì)。

如果使用手動(dòng)操作對(duì)FPGA的引腳進(jìn)行分配，這將增加對(duì)FPGA進(jìn)行引腳分配的時(shí)間，用戶將不能在所提供的不同F(xiàn)PGA器件和其子系統(tǒng)當(dāng)中使用的器件設(shè)計(jì)之間進(jìn)行權(quán)衡，因?yàn)檫M(jìn)行權(quán)衡意味著用戶將同時(shí)處理兩個(gè)不同工程，而他們兩者之間并沒有設(shè)計(jì)相互借鑒之處。

Cadence OrCADFPGA System Planner為FPGA和PCB之間的協(xié)同設(shè)計(jì)提供了一種全面的、可擴(kuò)展的解決方案，它能使用戶創(chuàng)建一個(gè)正確的、最優(yōu)的引腳分配。FPGA的引腳分配是根據(jù)用戶的指定、基于接口的連接（設(shè)計(jì)目標(biāo)）、FPGA的引腳分配規(guī)則（FPGA規(guī)則）和FPGA在PCB板上的實(shí)際位置（相對(duì)位置）來進(jìn)行自動(dòng)綜合的。自動(dòng)引腳分配綜合避免了用戶在手動(dòng)操作過程當(dāng)中容易出現(xiàn)的錯(cuò)誤，同時(shí)縮短了在PCB板上創(chuàng)建FPGA初始引腳分配的時(shí)間（關(guān)系到被擺放的FPGA的引腳分配綜合），這種獨(dú)特的、關(guān)系到擺放位置的引腳分配方法消除了在手動(dòng)操作過程當(dāng)中容易出現(xiàn)的不必要的設(shè)計(jì)反復(fù)。

OrCAD FPGA System Planner集成在了OrCAD Capture和OrCAD PCB Editor當(dāng)中，它可以讀取Capture當(dāng)中的原理圖和元器件符號(hào)。另外，它可使用OrCAD PCB Editor當(dāng)中現(xiàn)有的封裝庫(kù)。如果FPGA在布線過程中的擺放位置發(fā)生了變化，可在OrCAD PCB Editor當(dāng)中直接調(diào)用FPGA System Planner進(jìn)行的引腳優(yōu)化。

特點(diǎn)
OrCAD FPGASystem Planner技術(shù)
一個(gè)FPGA系統(tǒng)是整個(gè)PCB電路板設(shè)計(jì)下面的一個(gè)組成部分，其中包括其他和該FPGA相連接的一個(gè)或多個(gè)FPGA，以及其他的非FPGA元件。
傳統(tǒng)的引腳分配方法是典型的基于手動(dòng)操作的引腳分配，或者常常要依靠一個(gè)電子表格來進(jìn)行引腳分配。這些工具要求用戶在不考慮其他元器件的擺放位置，以及接口和信號(hào)線的可布線性的情況下進(jìn)行引腳分配。首先，沒有在線規(guī)則檢查能確保為FPGA引腳指定的信號(hào)線分配到的引腳種類是正確的。這樣做帶來的后果是，用戶要在基于電子表格的工具和FPGA廠商提供的工具之間要進(jìn)行很多的重復(fù)操作。

這樣做影響到了在當(dāng)前電路板層上不能完成對(duì)FPGA引腳進(jìn)行布線的PCB布線設(shè)計(jì)者和接受這些PCB布線設(shè)計(jì)者紙面上或者口頭上引腳分配建議的FPGA設(shè)計(jì)者，在他們兩者之間常常增加很多不必要的重復(fù)操作。一旦FPGA設(shè)計(jì)者改變了最初的引腳分配，硬件設(shè)計(jì)者就得在所設(shè)計(jì)的原理圖當(dāng)中改變其引腳分配。這些不必要的重復(fù)操作將使設(shè)計(jì)周期延長(zhǎng)幾周或者幾天的時(shí)間，同時(shí)給設(shè)計(jì)團(tuán)隊(duì)成員增加了很多麻煩。由于是手動(dòng)操作過程，未發(fā)現(xiàn)的錯(cuò)誤很可能導(dǎo)致電路板必須重新制作，這是十分昂貴的。

雖然FPGA設(shè)計(jì)者、硬件設(shè)計(jì)者和PCB布線設(shè)計(jì)者可同時(shí)對(duì)引腳分配作自動(dòng)更改，但是這樣做沒有解決導(dǎo)致這些重復(fù)操作的根本問題。引腳分配并非受以下的的三個(gè)因素所制約：FPGA資源可用性、FPGA供應(yīng)商的引腳分配規(guī)則、以及FPGA在PCB板上的布線可行性——在設(shè)計(jì)進(jìn)程的最后要進(jìn)行很多的重復(fù)操作，從而延長(zhǎng)了在PCB板上集成如今復(fù)雜的、大規(guī)模引腳FPGA所要花費(fèi)的時(shí)間。

指定設(shè)計(jì)意圖
OrCAD FPGA System Planner
使用FPGA器件庫(kù)來幫助用戶選擇所要使用到的元器件。它可使用OrCAD PCB Editor的封裝功能來查看FPGA的平面圖，它可以使用戶對(duì)FPGA系統(tǒng)元件進(jìn)行快速布局。OrCAD FPGA System Planner能確定在FPGA子系統(tǒng)當(dāng)中各元件的可連接性，這是在高層次所定義的接口中進(jìn)行的。用戶能創(chuàng)建諸如DDR2、DDR3、以及PCI總線的接口，這樣做便可確定FPGA和內(nèi)存DIMM模塊之間的可連接性，以及兩個(gè)FPGA之間的可連接性。OrCAD FPGA System Planner可以識(shí)別差分信號(hào)、電源信號(hào)、以及時(shí)鐘信號(hào)。

FPGA器件規(guī)則
OrCAD FPGA System Planner
提供一個(gè)精確的FPGA模型器件庫(kù)，元件庫(kù)里模型符合由FPGA器件供應(yīng)商指定的引腳分配規(guī)則和電氣規(guī)則。這些FPGA模型可在綜合引擎下面使用，這樣做確保其嚴(yán)格遵守由FPGA供應(yīng)商指定的電氣使用規(guī)則。這些規(guī)則約束諸如時(shí)鐘及時(shí)鐘區(qū)域的選擇、庫(kù)的分配、SSO預(yù)算、利用緩沖區(qū)驅(qū)動(dòng)、I/O標(biāo)準(zhǔn)電壓基準(zhǔn)水平等等。在綜合過程中，OrCAD FPGA SystemPlanner自動(dòng)檢查數(shù)百個(gè)這樣的規(guī)則，以確保FPGA的引腳得到準(zhǔn)確和最佳的利用。

關(guān)系到擺放位置的引腳分配綜合
OrCAD FPGA System Planner
向用戶提供一種使用OrCAD PCB封裝來創(chuàng)建FPGA系統(tǒng)擺放位置的方法，用戶使用諸如DDRx、PCI Express、SATA、前端總線等等的接口在各元件之間以及各FPGA之間使用元件放置視角來確定其連接性，這些接口在設(shè)計(jì)當(dāng)中和FPGA以及其他元件相連接，這樣做縮短了用于確定FPGA系統(tǒng)設(shè)計(jì)方案的時(shí)間。

一旦確定了子系統(tǒng)當(dāng)中FPGA和其他元器件的連接，OrCAD FPGA System Planner根據(jù)用戶的設(shè)計(jì)意圖、現(xiàn)有的FPGA資源、FPGA周圍元器件的擺放位置、以及FPGA供應(yīng)商的引腳分配規(guī)則來對(duì)FPGA的引腳分配進(jìn)行綜合。

OrCAD FPGA System Planner有一個(gè)內(nèi)置的DRC引擎，它能結(jié)合由FPGA供應(yīng)商提供的一些規(guī)則，比如引腳分配、參考電壓和終端設(shè)備等。這些符合規(guī)則的引擎能使FPGA得到正確的連接，從而防止了在PCB板制作過程當(dāng)中的重復(fù)制作。

引腳分配算法可使對(duì)某組引腳分配的接口信號(hào)線最優(yōu)化，這樣做減少了PCB板上的網(wǎng)絡(luò)交叉，改進(jìn)了PCB板上網(wǎng)絡(luò)的布通率。

與Cadence創(chuàng)建的設(shè)計(jì)緊密相連
OrCAD FPGASystem Planner為FPGA子系統(tǒng)生成了OrCAD Capture原理圖文件。它使用的是OrCAD Capture元器件庫(kù)里現(xiàn)有的FPGA元器件符號(hào)。如果用戶愿意的話，F(xiàn)PGA System Planner產(chǎn)品還可以為FPGA創(chuàng)建單獨(dú)的符號(hào)，這需要基于每個(gè)元件庫(kù)的單個(gè)元器件符號(hào)的可連接性。

與FPGA供應(yīng)商提供工具集成
除了集成OrCAD PCB設(shè)計(jì)工具以外，OrCAD FPGA System Planner還和FPGA進(jìn)行著緊密的通訊。它生成并讀取所支持FPGA供應(yīng)商的引腳分配約束文件。這些功能使得FPGA設(shè)計(jì)者能根據(jù)FPGA所需要的功能來評(píng)估引腳分配。FPGA設(shè)計(jì)者根據(jù)這些要求所做的更改可直接導(dǎo)入OrCAD FPGA SystemPlanner，使得整套引腳分配保持同步。

預(yù)布線過程中引腳分配的最優(yōu)化
考慮到FPGA在PCB板上的擺放位置和布線的最初的引腳分配，如果要減少FPGA設(shè)計(jì)者、PCB布線設(shè)計(jì)者和硬件設(shè)計(jì)者之間的設(shè)計(jì)迭代，在達(dá)到這個(gè)目標(biāo)之前有一段很長(zhǎng)的路要走。PCB布線設(shè)計(jì)者一旦確定要在FPGA的接口和信號(hào)線上開始布線，它要進(jìn)一步完善基于設(shè)計(jì)意圖、疊層約束、扇出選擇的FPGA引腳分配。OrCADFPGA System Planner為用戶提供了一種優(yōu)化FPGA引腳的方法，這種優(yōu)化在擺放FPGA之后，或者對(duì)FPGA的接口和信號(hào)線進(jìn)行布線之后。
FPGA System Planner支持器件系列
Artix-7
Kintex-7
Spartan-3
Spartan-3A
Spartan-6 LX
Virtex-4
Virtex-4 FX
Virtex-4 LX
Virtex-4 SX
Virtex-5
Virtex-5 LX
Virtex-6 LXT
Virtex-7
Zynq