在JESD204標準之前的兩個版本中，沒有確保通過接口的確定延遲相關的條款。JESD204B修訂版通過提供一種機制，確保兩個上電周期之間以及鏈路重新同步期間，延遲是可重現和確定性的。其工作機制之一是：在定義明確的時刻使用SYNC~輸入信號，同時初始化所有通道中轉換器
最初的通道對齊序列。另一種機制是使用SYSREF信號——一種JESD204B定義的新信號。SYSREF信號作為主時序參考，通過每個發射器和接收器的設備時鐘以及本地多幀時鐘對齊所有內部分頻器。這有助于確保通過系統的確定延遲。JESD204B規范定義了三種設備子類：子類0——不支持確定延遲；子類1——使用SYSREF的確定延遲；以及子類2——使用SYNC~的確定延遲。子類0可與JESD204A鏈路做簡單對比。子類1最初針對工作在500MSPS或以上的轉換器，而子類2最初針對工作在500MSPS以下的轉換器。

除了確定延遲，JESD204B支持的通道數據速率上升到12.5 Gbps，并將設備劃分為三個不同的速度等級：所有三個速度等級的源阻抗和負載阻抗相同，均定義為100  ±20%。第一速度等級與JESD204和JESD204A標準定義的通道數據速率相同，即通道數據電氣接口最高為3.125Gbps。JESD204B的第二速度等級定義了通道數據速率最高為6.375 Gbps的電氣接口。該速度等級將第一速度等級的最低差分電平從500 mV峰峰值降為400 mV峰峰值。JESD204B的第三速度等級定義了通道數據速率最高為12.5 Gbps的電氣接口。該速度等級電氣接口要求的最低差分電平降低至360 mV峰峰值。隨著不同速度等級的通道數據速率的上升，通過降低所需驅動器的壓擺率，使得所需最低差分電平也隨之降低，以便物理實施更為簡便。

為提供更多的靈活性，JESD204B版本采用設備時鐘而非幀時鐘。在之前的JESD204和JESD204A版本中，幀時鐘是JESD204系統的絕對時間參照。幀時鐘和轉換器采樣時鐘通常是相同的。這樣就沒有足夠的靈活性，而且當要將此同樣的信號路由給多個設備并計數不同路由路徑之間的偏
斜時，就會對系統設計產生不必要的復雜性。JESD204B中，采用設備時鐘作為JESD204系統每個元件的時間參照。每個轉換器和接收器分別接收由時鐘發生器電路產生的設備時鐘，該發生器電路負責從同一個源產生所有設備的時鐘。這讓系統設計更加靈活，但需為每個給定設備指定幀時鐘和設備時鐘之間的關系。

JESD204——為什么我們要重視它？

就像幾年前LVDS開始取代CMOS成為轉換器數字接口技術的首選，JESD204有望在未來數年內以類似的方式發展。雖然CMOS技術目前還在使用中，但已基本被LVDS所取代。轉換器的速度和分辨率以及對更低功耗的要求最終使得CMOS和LVDS將不再適合轉換器。隨著CMOS輸出的數據速率提高，瞬態電流也會增大，導致更高的功耗。雖然LVDS的電流和功耗依然相對較為平坦，但接口可支持的最高速度受到了限制。這是由于驅動器架構以及眾多數據線路都必須全部與某個數據時鐘同步所導致的。圖4顯示一個雙通道14位ADC的CMOS、LVDS和CML輸出的不同功耗要求。

?

在大約150 – 200 MSPS和14位分辨率時，就功耗而言，CML輸出驅動器的效率開始占優。CML的優點是：因為數據的串行化，所以對于給定的分辨率，它需要的輸出對數少于LVDS和CMOS驅動器。JESD204B接口規范所說明的CML驅動器還有一個額外的優勢，因為當采樣速率提高并提升輸出線路速率時，該規范要求降低峰峰值電壓水平。同樣，針對給定的轉換器分辨率和采樣率，所需的引腳數目也大為減少。表1顯示采用200 MSPS轉換器的三種不同接口各自的引腳數目，轉換器具有各種通道數和位分辨率。在CMOS和LVDS輸出中，數據用作每個通道數據的同步時鐘，使用CML輸出時，JESD204B數據傳輸的最大數據速率為4.0 Gbps。從該表中可以發現，使用CML驅動器的JESD204B優勢十分明顯，引腳數大為減少。

?

業內領先的數據轉換器供應商ADI預見到了推動轉換器數字接口向JESD204(由JEDEC定義)發展的趨勢。ADI自從初版JESD204規范發布之時起即參與標準的定義。截至目前為止，ADI發布了多款轉換器產品， 兼容JESD204、JESD204A和JESD204B。AD9639是一款四通道、12位、170/210 MSPS ADC，集成JESD204接口。AD9644和AD9641是14位、80/155 MSPS、雙通道/單通道ADC，集成JESD204A接口。ADI發布的采用JESD204串行接口的最新ADC是AD9250，這是一款采用JESD204B的雙通道14位250MSPSADC。DAC這方面，最近發布的AD9128是一款雙通道、16位、1.25 GSPS DAC，集成JESD204A接口。欲了解有關ADI公司兼容JESD204標準的更多產品。

隨著轉換器速度和分辨率的提高，對于效率更高的數字接口的需求也隨之增長。隨著JESD204串行數據接口的發明，業界開始意識到了這點。接口規范依然在不斷發展中，以提供更優秀、更快速的方法將數據在轉換器和FPGA(或ASIC)之間傳輸。接口經過兩個版本的改進和實施，以適應對更高速度和分辨率轉換器不斷增長的需求。展望轉換器數字接口的發展趨勢，顯然JESD204有望成為數字接口至轉換器的業界標準。每個修訂版都滿足了對于改進其實施的要求，并允許標準演進以適應轉換器技術的改變及由此帶來的新需求。隨著系統設計越來越復雜，以及對轉換器性能要求的提高，JESD204標準應該可以進一步調整和演進，滿足新設計的需要。