相比較經典的FPGA，Zynq-7000系列最大的特點是將處理系統PS和可編程資源PL分離開來，固化了PS系統的存在，實現了真正意義上的SOC（System On Chip）。

1. Zynq-7000系列特征概述

Zynq-7000系列是全可編程片上系統，主要包含PS（processing system）和PL（Programmable Logic）兩部分。PL采用28nm工藝；PS以2個Cortex A9的ARM核為核心，還包括片上存儲器、片外存儲器接口（DDR）和一系列的外設接口。Zynq-7000系列將ARM CPU和外設集成在一個芯片內，使得Zynq-7000系列皆具處理器和FPGA雙重特性，特別適用于軟硬件協同設計。

圖1：Zynq-7000 All Programmable SoC Overview

1.1. PS部分特征

. 雙Cortex-A9 ARM核
2.5 DMIPS/MHz per CPU

CPU frequency最高達1GHZ

單精度和雙精度的向量浮點單元VFPU

3個看門狗定時器

1個全局定時器

2個 triple-timer 計數器

. Caches
每個CPU獨立擁有32KB1級cache

兩個CPU共享512KB的2級cache

. On-Chip Memory
片上自舉ROM（boot rom）

256KB片上RAM

. External Memory Interfaces
16-bit or 32-bit DDR接口（DDR3, DDR3L, DDR2, or LPDDR2），當器件為DDR3時，最高數據速度可達1066 Mb/s。DDR 控制器有4個數據端口可用于對DDR的讀寫，分別命名為A、B、C、D。A專用于ARM CPU，B、C專門用于PL部分；D連接到interconnect.單元，可被interconnect上的其他主設備訪問。

最高達1GB的地址空間

靜態存儲器接口（8-bit SRAM，Parallel NOR flash，ONFI1.0 NAND flash，1-bit SPI, 2-bit SPI, 4-bit SPI (quad-SPI), or two quad-SPI (8-bit) serial NOR flash）

. 8-Channel DMA Controller
支持Memory-to-memory, memory-to-peripheral, peripheral-to-memory, scatter-gather 交易。總線接口為64-bit AXI interface，其中有4個通道專用于與PL部分的通信。

. I/O Peripherals and Interfaces
2個 10/100/1000 tri-speed Ethernet MAC peripherals，接口為GMII, RGMII, and SGMII

2個 USB 2.0 接口

2個 CAN 2.0接口

2個SD 卡接口

2個雙向SPI接口

2個高速UART接口

兩個IIC接口

. GPIO
共118個，其中54個從PS直接連出去GPIO口（通過MIO），64個連接到PL的GPIO口；

最多54可復用IO（MIO）用于外設如USB、UART等的引腳分配，若使能的外設比較多，MIO個數不夠時，可以將某些外設的引腳連接到PL，由PL通過通用IO口連接外部設備。如下圖所示，并不是所有外設IOP都可以連接到PL，如USB就不可以連接到PL。

圖2 MIO Module Block Diagram

. Interconnect
APU,、存儲器單元、外設IOP、PL通過interconnect實現高速互聯，interconnect支持多個主從設備的互相訪問

. PS部分啟動方式
PS部分采用眾所周知的多階段啟動法，支持NOR, NAND, Quad-SPI, SD,or JTAG.啟動。

. 地址映射

圖3 Zynq-7000系列地址映射圖

1.2. PL部分特征

該部分資源數目因器件型號不同而不同，以下所列數目皆為XQ7Z045的資源數。
. Configurable Logic Blocks (CLB)
　　　　CLB=305K/2個；

. 36 Kb Block RAM
　　　　545個

. Programmable DSP Slices
　　　　900個，主要是18X25的乘法器和48bit寬度的加法器；

. JTAG Boundary-Scan
. PCI Express Block
　　　　Gen2 Speed（5Gbps），最多8個。

. Serial Transceivers
　　　　最多16個，最高速度10.3125Gbps

. Two 12-Bit Analog-to-Digital Converters
　　　　2個12bit的數模轉換器，最高轉換速度1MSPS，最多支持17個外部輸入。

時鐘資源
　　　　XQ7Z045包含8個CMT，即8個MMCM+8個PLL；其輸出時鐘相位可為45°、90°、135°、180°、225°、275°、315°；

1.3. PS-PL 接口
PS和PL部分之間有多個接口，具體包括：

1、AXI類數據接口

2個32bit的AXI 主接口

2個32bit的AXI從接口

專用于PL訪問DDR控制器的32/64bit的AXI從接口

1個64bit的訪問CPU存儲器的從接口

2、其他接口

DMA通道信號

PS的中斷輸入信號

事件信號

觸發信號

EMIO

PS提供給PL的時鐘信號及復位信號

XADC接口

JTAG接口

隨筆記錄自己從一個項目立項到最后調試完成所做的工作，包括調研選型、關鍵技術突破、知識短板補缺等，隨著時間的推移，會不斷地根據實踐經驗反饋完善以前的博文，力求每一個要論述的問題精準完備，具有高度可信的參考價值，也希望看我博文的讀者能夠多提意見建議，幫助我成為一個更優秀的項目負責人，讓我們一起共同進步，謝謝大家！