DCI迭代
7系列FPGA可以使用DCI迭代，DCI迭代就是同在一列的 I/O BANK可以共享一對參考電阻，即只要這一列的I/O BANK中的master BANK的RFN和RFP接了相應(yīng)的電阻后，其他的slave BANK的RFN和RFP都不需要再接參考電阻了。這樣大大減少了元器件數(shù)量同時也減少了功耗。

DCI迭代需要遵循如下規(guī)則：
? 需要DCI迭代的管腳必須在同一列BANK上。
? 同一列BANK需要分成MASTER和SLAVE BANK，他們應(yīng)該有共同的Vcco和Vref。
? 在同一列BANK上，但是沒有使用DCI技術(shù)的BANK可以不遵循第二條規(guī)則。
? 為了實現(xiàn)這個DCI迭代，需要使用DCI_CASCADE Constraint。

約束語法規(guī)則：
CONFIG DCI_CASCADE = " ...";

例如：
CONFIG DCI_CASCADE = "11 13 15 17";

總之，對于7系列FPGA要正確使用DCI技術(shù)的話，要做如下：

? Vcco必須是基于合適的電平標(biāo)準(zhǔn)。

? 使用正確的DCI I/O BUFFER通過電平標(biāo)準(zhǔn)屬性或者在HDL中例化的代碼中。

? DCI技術(shù)要求相應(yīng)的BANK中VRN和VRP管腳用來連接正確的參考電阻，對于DCI迭代技術(shù)則只要master bank中的VRN和VRP管腳用來連接正確的參考電阻。有一種情況就是當(dāng)DCI（帶阻抗控制驅(qū)動器）只作為輸入時，并且這些管腳又是僅有的使用了DCI電平的管腳，那么該BANK不需要將VRN和VRP接參考電阻。這些電平標(biāo)準(zhǔn)有以下這些。

? 遵守DCI I/O BANKING規(guī)則
1）同一BANK的輸入管腳或者使用了DCI迭代的同一組的BANK的輸入管腳 ，其參考電壓Vref必須是一致的。

2）在同一個BANK中Vcco必須兼容所有的輸入或輸出管腳。

3）分立終端、阻抗控制驅(qū)動器、以及半阻抗控制驅(qū)動器，可以在同一BANK中同時存在。

DCI使用案例

注意
LVDS和LVDS25是不能使用DCI技術(shù)來進(jìn)行終端匹配的，它只能通過內(nèi)部終端電阻來進(jìn)行匹配如下圖所示。