JEDEC 固態(tài)技術(shù)協(xié)會，微電子產(chǎn)業(yè)標(biāo)準(zhǔn)全球領(lǐng)導(dǎo)制定機構(gòu)，今天宣布正式發(fā)布JEDEC DDR3L規(guī)范。這是廣受期待的DDR3存儲器標(biāo)準(zhǔn)JESD79-3 的附件。這是DDR3作為當(dāng)今DRAM主導(dǎo)性標(biāo)準(zhǔn)演變的繼續(xù)
2010-08-05 09:10:50
3509 本文以Kintex-7系列XC7K410T FPGA芯片和兩片MT41J128M16 DDR3 SDRAM芯片為硬件平臺，設(shè)計并實現(xiàn)了基于FPGA的視頻圖形顯示系統(tǒng)的DDR3多端口存儲管理。##每片
2015-04-07 15:52:1012311 
將通過五篇文章來給大家講解xilinx FPGA 使用mig IP對DDR3的讀寫控制，旨在讓大家更快的學(xué)習(xí)和應(yīng)用DDR3。 本實驗和工程基于Digilent的Arty Artix-35T FPGA
2020-12-15 16:45:162476 
講解xilinx FPGA 使用mig IP對DDR3的讀寫控制，旨在讓大家更快的學(xué)習(xí)和應(yīng)用DDR3。 本實驗和工程基于Digilent的Arty Artix-35T FPGA開發(fā)板完成。 軟件
2021-01-01 10:09:003711 
1. 背景 這篇文章主要介紹了DDR3IP核的寫實現(xiàn)。 2. 寫命令和數(shù)據(jù)總線介紹 DDR3 SDRAM控制器IP核主要預(yù)留了兩組總線，一組可以直接綁定到DDR3 SDRAM芯片端口，一組是留給
2020-12-31 11:17:025068 
本實驗為后續(xù)使用DDR3內(nèi)存的實驗做鋪墊，通過循環(huán)讀寫DDR3內(nèi)存，了解其工作原理和DDR3控制器的寫法，由于DDR3控制復(fù)雜，控制器的編寫難度高，這里筆者介紹采用第三方的DDR3 IP控制器情況下的應(yīng)用，是后續(xù)音頻、視頻等需要用到DDR3實驗的基礎(chǔ)。
2021-02-05 13:27:008224 
? 2022年4月20日，中國蘇州訊?—— 全球半導(dǎo)體存儲解決方案領(lǐng)導(dǎo)廠商華邦電子今日宣布，將持續(xù)供應(yīng)DDR3產(chǎn)品，為客戶帶來超高速的性能表現(xiàn)。 ? 華邦的?1.35V DDR3 產(chǎn)品在?x8
2022-04-20 16:04:032554 
同樣的GEL在自制板上做DDR3初始化也OK（驗證過，DDR3讀寫都正常，數(shù)據(jù)沒有自跳變），可是問題來我，為什么我用同樣的KEYSTONE DDR3 INIT在自制板上做DDR3初始化老是不成功，老是
2019-01-08 10:19:00
存儲的所有命令然后實現(xiàn)外部內(nèi)存的使用。DDR3重排命令的規(guī)則基于以下規(guī)則：1)如果讀命令與先前的寫命令操作的是一個不同的塊地址(2048個字節(jié))，讀優(yōu)先級等于或大于寫優(yōu)先級。2)如果讀命令與先前的血
2018-01-18 22:04:33
嗨論壇社區(qū)，我使用的是XC7K420T-2FFG1156 7系列FPGA，這里所有的銀行都是HR銀行。我想將4 GB DDR3連接到FPGA。我提到了xilinx EVM套件，其中DDR3與HP
2020-08-25 07:48:37
數(shù)據(jù)從L2傳遞到DDR3中比數(shù)據(jù)從DDR3傳遞到L2中運行周期大很多，將近后者的7倍
實驗三：把L2SRAM中的數(shù)據(jù)存儲到DDR3中
x_data 存儲在L2SRAMZ中
y_dat存儲在DDR3中
2018-06-21 17:19:51
嗨，我是FPGA領(lǐng)域的新手。現(xiàn)在我正在使用Genesys2。我必須控制DDR3內(nèi)存。我在Digilent網(wǎng)站上找到了一些使用micrlaze處理器的DDR3示例。但是，在我的情況下，我不必
2019-05-05 15:29:38
了設(shè)計的一大挑戰(zhàn)。FPGA可通過在單個FPGA中實現(xiàn)多個視頻處理器來提供強大的處理能力。那么現(xiàn)在的挑戰(zhàn)就變成了要使數(shù)據(jù)盡快且高效地從FPGA進出。DDR3存儲器系統(tǒng)在大多數(shù)情況下可以為這些基于FPGA的系統(tǒng)
2019-05-24 05:00:34
1概述 當(dāng)今計算機系統(tǒng)DDR3存儲器技術(shù)已得到廣泛應(yīng)用，數(shù)據(jù)傳輸率一再被提升，現(xiàn)已高達(dá)1866Mbps.在這種高速總線條件下，要保證數(shù)據(jù)傳輸質(zhì)量的可靠性和滿足并行總線的時序要求，對設(shè)計實現(xiàn)提出
2014-12-15 14:17:46
HI，我的FPGA是Kintex-7的XC7K410T-2FFG900。我的DDR3是2Gb，由128Mb * 16組成。 DDR3數(shù)據(jù)速率為1600Mbps，因此我必須在HP BANK中使用VRN
2020-07-21 14:47:06
大家好，最近在學(xué)習(xí)DDR3的讀寫，用的是Spartan-6的 x16，DDR3型號MT41J64M16，在進行write時，地址總是出現(xiàn)兩遍，第一遍后面出現(xiàn)data=XXXX，感覺像是data
2018-06-28 19:11:52
CPU的DDR3總線只連了一片DDR3，也沒有復(fù)用總線將DDR3的CS直接拉到地的話，DDR3初始化不成功所以說DDR3的CS信號是通過沿采樣的嗎，電平采樣不行？無法理解啊還是有其他方面原因
2016-11-25 09:41:36
DDR3芯片讀寫控制及調(diào)試總結(jié)，1. 器件選型及原理圖設(shè)計（1） 由于是直接購買現(xiàn)成的開發(fā)板作為項目前期開發(fā)調(diào)試使用，故DDR3芯片已板載，其型號為MT41J256M16HA-125，美光公司生產(chǎn)的4Gb容量DDR3芯片。采...
2021-07-22 08:33:54
不同的標(biāo)準(zhǔn)外，還應(yīng)該能夠提供動態(tài)的OCT和可變擺率，以此來管理信號的上升和下降時間。結(jié)論DDR3在未來即將超越DDR2的使用，高端FPGA提供的低成本、高效能、高密度和良好的信號完整性方案必須滿足JEDEC讀寫均衡要求。來源：EDN CHINA
2019-04-22 07:00:08
各位大蝦，我想設(shè)計一個檢測FPGA的外掛DDR3硬件是否有問題的程序。目前先做初級階段工作，主要實現(xiàn)以下幾點：1、檢測DDR3數(shù)據(jù)線DQ是否有錯連和漏連（虛焊）的情況，如有找到對應(yīng)的錯誤處；2
2013-04-12 13:00:45
DDR3的理論帶寬怎么計算？用xilinx的控制器輸入時鐘200M。fpga與DDR的接口如下：
2016-02-17 18:17:40
=1.5V；但我看了一篇FPGA的DDR3 IP核例化文章，上面寫FPGA的BANK1,3連接外部存儲控制器（如下圖，且只有四個BANK），所以要將DDR3連接在BANK3上。所以DDR3如何與FPGA芯片
2021-11-29 16:10:48
如果沒有將均衡功能直接設(shè)計到FPGA I/O架構(gòu)中，那么任何設(shè)備連接到DDR3 SDRAM DIMM都將是復(fù)雜的，而且成本還高，需要大量的外部元器件，包括延時線和相關(guān)的控制。
2019-08-21 07:21:29
各位專家，我使用altera的cyclone5的DDR3硬核控制器，輸入時鐘是國產(chǎn)的125兆50PPM有源晶振，現(xiàn)在調(diào)試時發(fā)現(xiàn)對DDR3的讀寫偶爾出錯。我們測試DDR3接口的差分時鐘，發(fā)現(xiàn)左右抖動
2018-05-11 06:50:41
先用spartan6對ddr3進行讀寫操作，想知道ddr3一般上電多久后可對其進行讀寫操作？求大神解答，感謝！
2014-06-14 16:13:45
你好，ISE版本為13.3，modelsim版本為10.1c 64bit.MIG工具為ddr3生成mcb。modelsim的transcript窗口中的消息如下
2019-07-08 08:44:42
本次發(fā)布 Gowin DDR3參考設(shè)計。Gowin DDR3 參考設(shè)計可在高云官網(wǎng)下載，參考設(shè)計可用于仿真，實例化加插用戶設(shè)計后的總綜合，總布局布線。
2022-10-08 08:00:34
Achieving High Performance DDR3 Data Rates in Virtex-7 and Kintex-7 FPGAs。Xilinx官方DDR3資料。
2016-05-27 16:39:58
DDR3的IP核配置完畢后，產(chǎn)生了好多文件，請問如何調(diào)用這些文件實現(xiàn)DDR3的讀寫呢？看了一些文章，說是要等到local_init_done為高電平后，才能進行讀寫操作。請問DDR3的控制命令如
2016-01-14 18:15:19
穩(wěn)定的工作。項目名稱：DDR3。 具體要求：實現(xiàn)DDR3數(shù)據(jù)的讀寫。 系統(tǒng)設(shè)計：實現(xiàn)過程：1.新建工程之后打開Create BlockDesign，并修改Design name。2.按照系統(tǒng)設(shè)計依次添加
2021-07-30 11:23:45
本視頻是Combat FPGA開發(fā)板的配套視頻課程，本章節(jié)課程主要介紹Gowin中DDR3 的基礎(chǔ)知識、DDR3的IP core的特性和使用以及DDR3的IPcore例程的仿真。課程資料包含DDR3
2021-05-06 15:34:33
嗨，我正在設(shè)計一個定制FPGA板＆amp;我將使用帶有Kintex（XC7K160T-2FFG676C）FPGA的DDR3 RAM。我閱讀了xilinx＆amp; amp; amp; amp
2020-04-17 07:54:29
關(guān)于DDR3的時序（Altera的外部存儲器接口手冊）?1. 關(guān)于突發(fā)地址的對齊（Burst-Aligned Address），是指突發(fā)時加載的地址，與突發(fā)長度之間，正好符合對齊關(guān)系。即當(dāng)前地址
2018-03-16 10:46:27
我是一名labview FPGA程序員，使用的是NI 7975 fpga模塊，它具有kintex 7 fpga。該模塊具有外部DDR3 DRAM 0f 2GB以及kintex 7 fpga資源。數(shù)據(jù)應(yīng)該從芯片到芯片之間會有多少延遲？這是DDR3 DRAM雙端口（同時讀寫操作可能??）???
2020-05-20 14:42:11
MT41J25616XX用于DDR3芯片。當(dāng)我們使用MIG工具配置DDR3時，對于我們的FPGA，此DDR3組件未顯示在支持的DDR3組件列表中。如果我們使用“創(chuàng)建自定義部件”添加我們的芯片，那么
2019-02-18 09:01:37
了設(shè)計的一大挑戰(zhàn)。FPGA可通過在單個FPGA中實現(xiàn)多個視頻處理器來提供強大的處理能力。那么現(xiàn)在的挑戰(zhàn)就變成了要使數(shù)據(jù)盡快且高效地從FPGA進出。DDR3存儲器系統(tǒng)在大多數(shù)情況下可以為這些基于FPGA的系統(tǒng)
2019-05-27 05:00:02
控制器的編寫，并在Kintex-7 FPGA芯片上完成了功能測試及實現(xiàn)。1 DDR3連續(xù)讀寫操作的FPGA 實現(xiàn)設(shè)計選用８片Mircon公司型號為 MT42J128M16的芯片作為緩存區(qū)。每片芯片
2018-08-02 09:34:58
，設(shè)計的DDR3存儲管理系統(tǒng)簡化了多端口讀寫DDR3的復(fù)雜度，提高并行處理的速度。引言機載視頻圖形顯示系統(tǒng)主要實現(xiàn)2D圖形的繪制，構(gòu)成各種飛行參數(shù)畫面，同時疊加實時的外景視頻。由于FPGA具有強大邏輯資源、豐富
2018-08-02 11:23:24
設(shè)計的基于AXI4的DDR3多端口方案雖然傳輸速率有所提高，但由于AXI4協(xié)議本身的復(fù)雜性增加了開發(fā)使用的難度。本文實現(xiàn)并驗證了期貨行情數(shù)據(jù)加速處理中基于FPGA的DDR3六通道UI接口讀寫防沖突
2018-08-02 09:32:45
Xilinx Virtex-6系列FPGA中使用MIG3.7 IP核實現(xiàn)高速率DDR3芯片控制的設(shè)計思想和設(shè)計方案。針對高速實時數(shù)字信號處理中大容量采樣數(shù)據(jù)通過DDR3存儲和讀取的應(yīng)用背景，設(shè)計和實現(xiàn)了
2018-08-30 09:59:01
本手冊以 DDR3 器件為例講解硬件設(shè)計方法，包括 FPGA I/O 分配、原理圖設(shè)計、電源網(wǎng)絡(luò)設(shè)計、PCB 走線、參考平面設(shè)計、仿真等，旨在協(xié)助用戶快速完成信號完整性好、低功耗、低噪聲的高速存儲
2022-09-29 06:15:25
吞吐量大、功耗低的需求，因此選擇DDR3 SDRAM作為機載視頻圖形顯示系統(tǒng)的外部存儲器。本文以Kintex-7系列XC7K410T FPGA芯片和兩片MT41J128M16 DDR3 SDRAM芯片為硬件平臺，設(shè)計并實現(xiàn)了基于FPGA的視頻圖形顯示系統(tǒng)的DDR3多端口存儲管理。
2019-06-24 06:07:53
占用1個FIFO，高32bit的數(shù)據(jù)位寬則會閑置。由此可見，MPFE在使用上十分靈活，能夠適應(yīng)不同的應(yīng)用方式，滿足FPGA內(nèi)部不同邏輯模塊對Memory的讀寫訪問。3 多端口前端的調(diào)度策略MPFE本身
2019-06-13 05:00:06
基于Xilinx MIS IP的DDR3讀寫User Interface解析特權(quán)同學(xué)，版權(quán)所有，轉(zhuǎn)載請注明出處參考文檔：ug586_7Series_MIS.pdf1. Command時序首先，關(guān)于
2016-10-13 15:18:27
均衡的定義和重要性是什么如何實現(xiàn)FPGA和DDR3 SDRAM DIMM條的接口設(shè)計？
2021-05-07 06:21:53
DDR3存儲器控制器面臨的挑戰(zhàn)有哪些？如何用一個特定的FPGA系列LatticeECP3實現(xiàn)DDR3存儲器控制器。
2021-04-30 07:26:55
現(xiàn)在因為項目需要，要用DDR3來實現(xiàn)一個4入4出的vedio frame buffer。因為片子使用的是lattice的，參考設(shè)計什么的非常少。需要自己調(diào)用DDR3控制器來實現(xiàn)這個vedio
2015-08-27 14:47:57
。然而，現(xiàn)在新一代中檔的FPGA提供這些塊、高速FPGA架構(gòu)、時鐘管理資源和需要實現(xiàn)下一代DDR3控制器的I/O結(jié)構(gòu)。那么，究竟怎么做，才能用中檔FPGA實現(xiàn)高速DDR3存儲器控制器呢？
2019-08-09 07:42:01
在一個項目中，發(fā)現(xiàn)數(shù)據(jù)有異常，想判斷FPGA外掛的DDR3正常工作。因為實際生產(chǎn)中，ddr容易出現(xiàn)虛焊或者使用一段時間后管腳出現(xiàn)接觸不良等問題。{:2:}現(xiàn)在想編寫一個程序來快速判斷，不知道應(yīng)該如何實現(xiàn)，不知道大家有沒有好的意見，謝謝大家啦
2013-04-12 16:56:00
怎樣對DDR3芯片進行讀寫控制呢？如何對DDR3芯片進行調(diào)試？
2021-08-12 06:26:33
目前有一個項目需要使用DDR3作為顯示緩存，VGA作為顯示器，FPGA作為主控器，來刷圖片到VGA上。VGA部分已經(jīng)完成，唯獨這個DDR3以前沒有使用過，時序又比較復(fù)雜，所以短時間內(nèi)難以完成，希望做過DDR3控制器的大神指點一二。急求！！！！
2015-11-16 09:18:59
一、實驗要求
生成 DDR3 IP 官方例程，實現(xiàn) DDR3 的讀寫控制，了解其工作原理和用戶接口。
二、DDR3 控制器簡介
PGL50H 為用戶提供一套完整的 DDR memory 控制器
2023-05-31 17:45:39
數(shù)據(jù)速率 800Mbps
一、實驗要求
生成 DDR3 IP 官方例程，實現(xiàn) DDR3 的讀寫控制，了解其工作原理和用戶接口。
二、DDR3 控制器簡介
GL50H 為用戶提供一套完整的 DDR
2023-05-19 14:28:45
請問FPGA與DDR3是否必須在同一層放置，由于現(xiàn)在不在同一層，軟件調(diào)試的時候圖像有抖動，軟件說是因為FPGA與DDR3未在同一層，導(dǎo)致時序有問題。
2018-12-26 09:37:37
我輸入125兆時鐘給FPGA，經(jīng)過FPGA內(nèi)部的PLL產(chǎn)生300兆的時鐘給FPGA內(nèi)部的DDR3控制硬核，但是現(xiàn)在發(fā)現(xiàn)對外部ddr3的讀寫數(shù)據(jù)不穩(wěn)定。請問各位專家，ddr3的時鐘頻率穩(wěn)定度需要多少PPM以內(nèi)？對輸入時鐘的jitter有要求嗎？
2018-05-10 15:42:23
我需要在V7中實現(xiàn)與DDR3 SDRAM相同的功能和接口。這意味著命令/地址，讀取數(shù)據(jù)和寫入數(shù)據(jù)流的方向與MIG的方向不同。這可以實現(xiàn)嗎？
2020-07-14 16:18:04
本文介紹了以雙口RAM 和FIFO 為例，利用多端口存儲器設(shè)計多機系統(tǒng)。對雙口RA 幾FIFO進行了比較。
2009-11-27 12:03:34
6 用中檔FPGA實現(xiàn)高速DDR3存儲器控制器
引言
由于系統(tǒng)帶寬不斷的增加，因此針對更高的速度和性能，設(shè)計人員對存儲技術(shù)進行了優(yōu)化。下一代雙數(shù)據(jù)速率（D
2010-01-27 11:25:19879 
在實際應(yīng)用中，可能會碰到大型矩陣轉(zhuǎn)置的需求，尤其是對于圖像應(yīng)用，轉(zhuǎn)置就是實現(xiàn)圖像的90°旋轉(zhuǎn)。 由于FPGA片內(nèi)的RAM資源一般不足以緩存這樣大規(guī)模的矩陣數(shù)據(jù)，所以一般都要借助于外部的存儲器，一般
2017-02-07 17:49:114005 
構(gòu)建SoC系統(tǒng)，畢竟是需要實現(xiàn)PS和PL間的數(shù)據(jù)交互，如果PS與PL端進行數(shù)據(jù)交互，可以直接設(shè)計PL端為從機，PS端向PL端的reg寫入數(shù)據(jù)即可，本節(jié)研究如何再實現(xiàn)PL端對DDR3的讀寫操作。
2017-09-18 11:08:5523 DDR3是目前DDR的主流產(chǎn)品，DDR3的讀寫分離作為DDR最基本也是最常用的部分，本文主要闡述DDR3讀寫分離的方法。最開始的DDR, 芯片采用的是TSOP封裝，管腳露在芯片兩側(cè)的，測試起來相當(dāng)方便；但是，DDRII和III就不一樣了，
2017-11-06 13:44:108454 
為解決超高速采集系統(tǒng)中的數(shù)據(jù)緩存問題，文中基于Xilinx Kintex-7 FPGA MIG_v1.9 IP核進行了DDR3 SDRAM控制器的編寫，分析并提出了提高帶寬利用率的方法。最終將其進行
2017-11-16 14:36:4119504 
本文詳細(xì)介紹了在Xilinx Virtex-6系列FPGA中使用MIG3.7 IP核實現(xiàn)高速率DDR3芯片控制的設(shè)計思想和設(shè)計方案。針對高速實時數(shù)字信號處理中大容量采樣數(shù)據(jù)通過DDR3存儲和讀取
2017-11-17 14:26:4324269 
針對采用DDR3接口來設(shè)計的新一代閃存固態(tài)盤（SSD）需要完成與內(nèi)存控制器進行通信與交互的特點，提出了基于現(xiàn)場可編程門陣列（ FPGA）的DDR3協(xié)議解析邏輯方案。首先，介紹了DDR3內(nèi)存工作原理
2017-12-05 09:34:4410 其他元件，占用了寶貴的電路板空間。
Stratix? III FPGA具有專用內(nèi)置I/O電路，降低了高速DDR3存儲器設(shè)計的難度。觀看這一演示，了解怎樣輕松實現(xiàn)1,067 Mbps DDR3存儲
2018-06-22 02:04:003477 大家好，我叫Paul Evans，是Stratix III產(chǎn)品營銷經(jīng)理。到目前為止，我已經(jīng)從事了6年的雙倍數(shù)據(jù)速率存儲器工作，今天和大家一起討論一下DDR3。DDR3的主要難題之一是它引入了數(shù)據(jù)交錯
2018-06-22 05:00:008250 /s；樊博等使用UI接口，DDR3通信的最大帶寬可達(dá)3.8 Gb/s；張宇嘉等設(shè)計的基于AXI4的DDR3多端口方案雖然傳輸速率有所提高，但由于AXI4協(xié)議本身的復(fù)雜性增加了開發(fā)使用的難度。本文實現(xiàn)并驗證
2018-08-01 15:25:113184 
這展示了DDR3內(nèi)存的Kintex-7 FPGA接口功能。
2018-11-30 06:23:006002 通過之前的學(xué)習(xí)，CPU可以讀寫DDR3了，PL端的Master IP也可以讀寫DDR3了，那二者就可以以DDR3為紐帶，實現(xiàn)大批量數(shù)據(jù)交互傳輸。
2020-07-27 08:00:0016 POD模式；? 增加ACT_n控制指令為增強數(shù)據(jù)讀寫可靠性增加的變更點主要有：? DBI；? Error Detection；1 電源變化DDR3與DDR4的96 Ball封裝pin定義...
2021-11-06 20:36:0028 一、DDR3簡介 ? ? ? ? DDR3全稱double-data-rate 3 synchronous dynamic RAM，即第三代雙倍速率同步動態(tài)隨機存儲器。所謂同步，是指DDR3數(shù)據(jù)
2022-12-21 18:30:051915 視頻圖形顯示系統(tǒng)理想的架構(gòu)選擇。視頻處理和圖形生成需要存儲海量數(shù)據(jù)，FPGA內(nèi)部的存儲資源無法滿足存儲需求，因此需要配置外部存儲器。 ??? 與DDR2 SDRAM相比，DDR3 SDRAM帶寬更好高、傳輸速率更快且更省電，能夠滿足吞吐量大、功耗低的需求，因此
2023-06-08 03:35:011024 本文開源一個FPGA項目：基于AXI總線的DDR3讀寫。之前的一篇文章介紹了DDR3簡單用戶接口的讀寫方式：《DDR3讀寫測試》，如果在某些項目中，我們需要把DDR掛載到AXI總線上，那就要通過MIG IP核提供的AXI接口來讀寫DDR。
2023-09-01 16:20:371896 
本文介紹一個FPGA開源項目：DDR3讀寫。該工程基于MIG控制器IP核對FPGA DDR3實現(xiàn)讀寫操作。
2023-09-01 16:23:19745 
DDR3是2007年推出的，預(yù)計2022年DDR3的市場份額將降至8%或以下。但原理都是一樣的，DDR3的讀寫分離作為DDR最基本也是最常用的部分，本文主要闡述DDR3讀寫分離的方法。
2023-10-18 16:03:56518 
正在加载...
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評論