高性能可編程振蕩器（如 SiTime提供的振蕩器）可以作為外部高分辨率振蕩器來使用。在采用此類振蕩器時(shí)，內(nèi)部 PLL 只需支持非常有限的頻率綜合功能，從而可以提高帶寬并降低抖動(dòng)。

可編程外部參考振蕩器的另一個(gè)優(yōu)勢(shì)是允許選擇更高的頻率作為參考。這樣就能夠?qū)崿F(xiàn)帶寬更高的內(nèi)部 PLL，進(jìn)而降低抖動(dòng)。例如，為了滿足時(shí)序要求，某個(gè)應(yīng)用可能需要采用 RMS 周期抖動(dòng)為 10 皮秒的 56MHz 時(shí)鐘。

圖 5 說明了獲取 56MHz 時(shí)鐘的兩種方法。第一種方法采用標(biāo)準(zhǔn)的 25MHz參考， 而第二種方法采用非標(biāo)準(zhǔn)的28MHz 參考。第一種方法需要較高的預(yù)分頻比，以達(dá)到所要求的分辨率，但是會(huì)導(dǎo)致更高的輸出抖動(dòng)。第二種方法可以最小化 P 值而且能實(shí)現(xiàn)更高的 PLL 帶寬，從而可以降低輸出周期抖動(dòng)。

大多數(shù)可編程振蕩器采用一個(gè)諧振器單元和一個(gè)或多個(gè) PLL 來對(duì)不同頻率進(jìn)行綜合。傳統(tǒng)上，石英晶體通常被選定作為穩(wěn)定諧振器。不過，其封裝難題卻限制了此類可編程振蕩器的可用性。近期，硅 MEMS 振蕩器大量上市，能夠在穩(wěn)定諧振器與高性能 PLL 方面提供高性價(jià)比的完美組合，并且適用于眾多行業(yè)的標(biāo)準(zhǔn)小型封裝。這種振蕩器為優(yōu)化 FPGA 系統(tǒng)中的時(shí)鐘樹提供了出色的FPGA 時(shí)鐘解決方案。此類時(shí)鐘還可以滿足高速收發(fā)器更加苛刻的抖動(dòng)規(guī)格要求。[2]

EMI 消減
只要在可編程振蕩器中將穩(wěn)定諧振器與高性能合成器配合使用，就能夠輕松獲得許多其它有用的時(shí)鐘功能。其中之一就是用于消減 EMI 的擴(kuò)頻時(shí)鐘(SSC)。

SSC 振蕩器是一種頻率經(jīng)過調(diào)制的時(shí)鐘，可以確保時(shí)鐘信號(hào)能夠在更大的頻率范圍內(nèi)傳播，從而可以減少給定頻率范圍內(nèi)的整體峰值電磁輻射。SSC的作用在基于 FPGA 的系統(tǒng)中更加明顯，因?yàn)樗梢詼p少共享同一時(shí)鐘源的所有電路與 I/O 的 EMI。相比而言，跟蹤濾波與升高/降低控制法只能降低系統(tǒng)特定部分的 EMI。圖 6 說明了 SSC 如何降低峰值 EMI 輻射。

SSC 中的重要參數(shù)是調(diào)制范圍與調(diào)制方法（中心擴(kuò)頻或向下擴(kuò)頻）。諸如 SiTime 的 SiT9001等可編程振蕩器可提供寬廣的 SSC 調(diào)制范圍——向下擴(kuò)頻和中心擴(kuò)頻方式下都可以達(dá)到0.5%~2%。這種菜單選擇方式使設(shè)計(jì)人員能夠在優(yōu)化 SSC 實(shí)現(xiàn)最佳系統(tǒng)性能的同時(shí)將 EMI 最小化。[3]

可編程振蕩器中分?jǐn)?shù) N PLL 所帶來的有用功能的另一個(gè)例子是數(shù)控振蕩器(DCO)。DCO 功能強(qiáng)大，結(jié)合 FPGA，可實(shí)現(xiàn)低帶寬、全數(shù)字 PLL，從而能夠?yàn)楦叨穗娦排c網(wǎng)絡(luò)系統(tǒng)提供失效保護(hù)、故障切換或抖動(dòng)消除等功能。

硅 MEMS 的優(yōu)勢(shì)
全新的硅 MEMS 振蕩器在過去幾年里顯著擴(kuò)大了商用可編程振蕩器的產(chǎn)品組合。這些振蕩器使用戶能夠定制參考頻率， 選擇外部參考與FPGA 內(nèi)部 PLL 參數(shù)的最佳組合，從而實(shí)現(xiàn)最佳的時(shí)鐘樹設(shè)計(jì)。此外，設(shè)計(jì)人員還可以輕松選擇電源電壓、封裝、溫度范圍、頻率穩(wěn)定度和驅(qū)動(dòng)強(qiáng)度以滿足應(yīng)用需求。這些振蕩器的可編程特性還能夠縮短研發(fā)周期，實(shí)現(xiàn)快速原型設(shè)計(jì)以及加快生產(chǎn)進(jìn)度。

SiTime 的單端和差分硅 MEMS 振蕩器已經(jīng)應(yīng)用到賽靈思的部分演示板中（見表 1）。目前已經(jīng)可以針對(duì)不同頻率、電壓和封裝需求訂購此類部件，以實(shí)現(xiàn)最佳的系統(tǒng)性能。