數據低24位為有效A/D數據，高8位為狀態和通道標志位,NEW位指示通道數據是否更新，NEW=1代表通道數據相對前一次讀取已經更新，NEW=0代表未更新，這樣通過判斷NEW的值可以防止重復讀取同樣的數據。OVF位和SUPPLY位分別指示通道端口電壓和供電電壓是否正常。CHID4～CHID0用來判定讀出的數據是屬于哪個通道。通過把不同通道的低24位數據寫入FPGA不同的存儲空間，為接下來的FIR濾波做準備。

FIR濾波器采用系統自帶的IP核來開發，這樣可以保證FIR濾波器的可靠性并大大縮短開發周期。濾波系數采用Matlab的濾波器設計工具FDATOOL來產生數據。由于系統設計的是超高FIR濾波器，因此系數的生成也需特別注意，并進行一些特定的計算。下面介紹系數的生成辦法。在Matlab主界面輸入FDATOOL命令，調用FDATOOL工具并設置好濾波系數[4]。由于ADC的采樣頻率為23.7 kS/s,因此濾波器的采樣頻率必須大于23.7 kS/s，設置為50 kHz。由于需要采集的關鍵信號的頻率低于100 Hz，因此設置截止頻率為200 Hz。之后，將數據導入到Matlab中，得到的數據全為小數，默認保留了小數點后面四位。

由于FPGA不能直接做浮點運算，因此必須將系數整型化，整型化的好壞直接影響濾波的精度[5]。當系數整型化后的系數精度不夠時,由于是200階的高階濾波，哪怕一點的系數誤差，都會累積起來反應在濾波結果上。經過反復試驗和研究，發現當FIR濾波器的階數到200時，整型化濾波系數必須將FDATOOL的值乘以220以上，上文所述濾波系數其實只是截取了小數點后面的四位，如果只將系數乘以104，則小數點4位以后的值便人為忽略了，這在高階FIR設計時會帶來極大誤差，造成濾波器不可用。通過觀察FDATOOL生成系數的格式，發現其為32位浮點型，其表示精度遠遠大于小數點四位。在Matlab中輸入如下命令：
coe=Num*16777216;
coe=round(coe);
fid=fopen(′fir300.txt′,′wt′);
fprintf(fid,′%d\n′,coe);
fclose(fid);

以上語句將系數擴大了224倍,然后將系數取整，并以10進制的格式保存到一個TXT文件中，通過手動修改TXT文件內容滿足ISE中系數文件COE的格式要求，最終將TXT文件的后綴名改為.COE[6]，至此系數文件已經生成好了。接下來便是在ISE中調用IP核設計高階FIR濾波器，具體步驟本文不再闡述。設計關鍵參數如表3所示。

?

3 系統實驗結果

通過信號程序產生一路帶有很大噪聲的正弦信號輸入到FPGA進行處理，將處理前和處理后的信號都發送到上位機進行畫圖和頻譜分析，得到如圖6結果：其上半部分是輸入的帶噪聲的信號，下半部分是經過濾波后得到的信號。

從圖6可以看出，由FPGA設計的高階FIR濾波器良好地實現了有用信號的提取，輸入信號中的噪聲衰減到幾乎為零，即融入了FIR濾波器的本系統具有強抗干擾并同時解調信號的能力。圖7是濾波前和濾波后采集到信號的頻譜分析圖。

圖7可以看出，濾波后系統良好地提取出了頻率為0.08 kHz的信號，而頻率為0.23 kHz、0.33 kHz、0.41 kHz的高頻干擾信號被削減到了幾乎為零,很好地實現了100 Hz內的信號高精度解調。

具有FIR濾波功能的數據采集系統較過去的單一采集系統有很大的進步。高階FIR濾波器的引入使得本采集系統集抗干擾和解調信號于一體，能適用于各種具有強干擾或者疊加大量無用信號的數據采集場合。

參考文獻
[1] 趙嵐，畢衛紅，劉豐.基于FPGA分布式算法FIR濾波器設計[J].電子測量技術，2007,30(7)：101-104.
[2] 張維良.高速并行FIR濾波器的FPGA實現[J]. 系統工程與電子技術，2009,31(8)：1819-1822.
[3] TI. ADS1258 DATASHEET:30-40.
[4] 孫耀其. 基于MATLAB和FPGA的FIR數字濾波器設計與實現[J]. 通信與信息技術，2008（11）: 89-92.
[5] 徐峰，禹衛國，唐紅. 基于FPGA的流水線分布式算法的FIR濾波器的實現[J].電子技術應用，2004,30(7):70-73.
[6] XILINX. XILINX FIR_compiler_ds534:17-35.