超越摩爾定律的堆疊硅片互聯技術和28Gbps 收發器引領 FPGA 創新的新時代

賽靈思最近推出了兩款最新創新技術，進一步擴展了 FPGA 的應用可能與市場范圍。去年 10 月底，賽靈思宣布在即將推出的 28nm 高端Virtex?-7 系列中新增堆疊硅片互聯(SSI) FPGA（見《賽靈思中國通訊》第 37 期）。最新創新型架構可在單個硅中介層上連接數個芯片，這使賽靈思的 Virtex-7 FPGA 能夠集成多達200 萬個邏輯單元（是已宣布推出的任何其他 28nm FPGA 的邏輯容量的兩倍），從而在當代工藝技術中實現下一代產品的功能。

隨后，賽靈思于去年 11 月底還透露了 Virtex-7 HT 系列器件的相關信息。Virtex-7 HT 器件利用 SSI 技術，在單個芯片上集成了 FPGA 和高速收發器芯片，這對通信領域的客戶而言是一個巨大的技術飛躍，而且能滿足越來越多應用對高速 I/O 的需求。最新 FPGA 能夠在同一器件上容納眾多 28Gbps 收發器以及數 10 個13.1Gbps 收發器，這有助于在新設備標準制定之前為當前 100Gbps 通信設備以及 400Gbps 通信線路卡的開發做好準備。

超越摩爾定律

Intel 聯合創始人戈登摩爾于1965 年 4 月 19 日在《電子》雜志上發表了深有遠見的《在集成電路上集成更多組件》一文，此后半導體產業每 22 個月更新換代都將晶體管集成量翻一番。與半導體產業中的其他公司一樣，賽靈思過去多年來也認識到，要想引領整個市場，就必須跟上摩爾定律的發展速度，每代工藝技術都要達到相應的集成標準，甚至要當引領標準發展的先鋒。

目前，隨著最新工藝的發展，復雜性、成本和設計風險日益提高，很多公司都應接不暇，而賽靈思則找到了推進新一代產品 Virtex-7 FPGA 容量翻番的獨特方法。賽靈思推出了業界首批堆疊硅片架構之一，帶來了一系列業界最大型的 FPGA。其中最大型的 FPGA 就是 28nm Virtex-7XC7V2000T，其包括 200 萬個邏輯單元和 305,400 個邏輯切片，BRAM容量高達 46,512 kb，還包括 2,160個DSP 切片 和 36 個 GTX 10.3125 Gbps 收發器。Virtex-7 系列包括多
個 SSI FPGA，采用單片 FPGA 配置。Virtex-7 是 7 系列的高端產品，其他 7 系列產品還包括新型低成本低功耗 ArtixTM FPGA 以及中端 KintexTM FPGA，上述所有產品均采用了統一面向應用的模塊化模塊 (ASMBL) 架構。

最新 SSI 技術不僅能滿足用戶使用業界最大型 FPGA 的要求，主流邏輯芯片中成功部署堆疊芯片還能帶來重大的半導
體設計成果。大多數公司還在評估堆疊芯片架構時，賽靈思就推出了堆疊硅芯片，有望改善容量和集成度，節約 PCB 板級空間，甚至進一步提高產量。大多數公司為了趕上摩爾定律不得不選擇堆疊硅片技術，而賽靈思則充分利用該技術讓其脫穎而出，在單個 IC 上組合匹配多種不同類型的芯片，從而大幅提升系統性能，降低材料清單成本 (BOM)，提高功率效率。

堆疊硅片架構

賽靈思負責 FPGA 開發與芯片技術的企業副總裁 Liam Madden 指出：“這種新的堆疊硅片互聯技術使賽靈思能夠為當代工藝技術帶來下一代的高密度性能。隨著芯片尺寸的增大，良率將呈指數級下降，因此構建大型芯片相當困難，而且成本不菲。最新架構使我們能夠構建一系列較小型芯片，然后通過硅中介層并排連接在該中介層上，看起來就像一體化芯片一樣，而且功能一樣。”（如圖 1 所示）

?

?

圖 1 堆疊硅片架構在單個硅中介層上并排放置多個芯片（即切片）。

每個芯片通過硅中介層中各層互聯，其方式類似于印制電路板上各層分立組件的互聯（如圖 2 所示）。芯片和硅中介層通過多個微凸塊連接。該架構還采用穿過無源硅中介層的硅通孔 (TSV) 協助實現器件上每個芯片不同區域以及片外資源之間的通信（如圖 3所示）。相鄰 FPGA 芯片間的數據在10,000 多個路由連接之間流動。

?

?

圖 2 賽靈思的堆疊硅片互聯技術采用無源硅中介層、微凸塊和硅通孔技術。

?

?

圖 3 28nm Virtex-7 器件真實的橫截面圖。我們看到 TSV 通過硅中介層連接微凸塊（頂部虛線）。