英國南開普敦大學Reed研究組最近在arXiv貼出了一篇硅光的研究進展 arXiv 1807.01656, “Towards an optical FPGA - Programmable silicon photonic circuits“。基于鍺離子注入的硅波導工藝和激光退火工藝，他們實現了可擦除的定向耦合器，進而實現了可編程的硅基集成光路，也就是所謂的光學FPGA。

集成電路中的FPGA(field programmable gate array), 即現場可編程門陣列。FPGA內部是一些基本邏輯單元，工程師可根據需要，將這些邏輯單元按特定的方式連接起來(燒錄)。FPGA的功能可根據設計者的需求而改變。其設計周期短，開發費用低，風險較小。

光學FPGA的出發點是類似的，希望構建一些基本的邏輯單元陣列，用戶可根據自身需求定義其功能。光芯片的基本單元是定向耦合器(directional coupler， 以下簡稱DC)。因而如何實現DC分光比的動態可調節，是需要解決的關鍵問題。典型的做法是以兩個3dB的DC構成一個Mach-Zehnder干涉儀，在干涉儀的一條臂上通過熱效應調節相位，進而達到分光比的動態調節，如下圖所示。該方法需要額外的功率輸出，當DC的數目增大時，功耗也相應增大。另外該方法中單個邏輯單元需要兩個DC, 浪費了較多的芯片面積，增大了產品成本。

Reed研究組采用Ge離子注入的辦法制備波導，該波導可通過激光退火的方法擦除。其制備藝與可擦除的光柵耦合器(硅光芯片的晶圓級測試)相似。Ge離子注入后，硅的晶格發生位移，引起波導有效折射率的改變。Ge離子注入后的波導，結構示意圖如下圖所示，Ge離子的注入深度約140nm。

借助于Ge離子注入波導，研究人員提出了兩種分光比可調的定向耦合器結構，如下圖所示。

左圖是正常DC中的一根波導由注入波導代替，右圖是在兩根普通波導中間插入一根注入波導，借助其實現光場的耦合。紅色區域為注入波導，其耦合區域的長度可以通過激光退火的方法進行改變，進而達到對分光比的調節，如下圖所示。激光束在注入波導區域來回掃描，可逐步減小注入波導的長度，進而導致drop端口的能量減小。

以此DC為基礎，研究人員進一步演示了1x4和2x2的光開光，如下圖所示，

其中1x4的光開關由三個DC構成，2x2的光開光由四個DC構成。這些DC的分光比都是可調節的，通過改變分光比，光場可以從不同端口輸出，對應不同的邏輯門操作。

研究人員進一步提出了一個較復雜的集成光路結構，通過DC分光比的改變，該光路可分別實現PSM4, WDM4和QAM的發送光路，如下圖所示，

最初的光路如圖a所示，改變MUX前端的DC分光比，使得光場不經過MUX，直接到輸出端，對應為PSM4；光場經過MUX, 再傳輸到單個GC輸出端，對應為WDM4; 選取兩組MOD, 控制好它們間的相對相位為pi/2，就可以實現QAM編碼。該光路設計非常巧妙，fab只需提供給用戶類似圖a的光芯片，然后用戶再根據自身需求，自定義邏輯功能，也就是實現所謂的光學FPGA。由于出廠芯片里的光路一致，不需要額外定制，光芯片的成本也相應地降低。

總體說來，該進展的設計非常巧妙，借助于可擦除DC，實現了可編程的集成光路。這也許是未來集成光路的一個重點發展方向。但是目前來看，該方案的損耗還比較大，普通波導和注入波導的轉換損耗接近1dB, 其傳輸損耗也大于一般硅波導的傳輸損耗。當多個DC組成邏輯陣列時，這么大的損耗顯然會影響其進一步的應用與推廣。當務之急是進一步改進工藝，實現較低的損耗，進而實現較復雜的邏輯陣列。