如何去制作一套完整的基于FPGA的DDS信號(hào)發(fā)生器系統(tǒng)

為幫助同學(xué)們更好地理解和實(shí)現(xiàn)DDS的功能，在硬禾做畢業(yè)設(shè)計(jì)的小楊同學(xué)特制作了一套完整的DDS任意波形發(fā)生器系統(tǒng)，它包含如下的功能：

1. 頂層模塊

FPGA片內(nèi)邏輯的結(jié)構(gòu)框圖如上圖所示，F(xiàn)PGA片上實(shí)現(xiàn)的邏輯包括：

調(diào)用內(nèi)部鎖相環(huán)由輸入的12M時(shí)鐘得到120MHZ工作時(shí)鐘，驅(qū)動(dòng)DDS控制模塊，輸出作為DAC的轉(zhuǎn)換時(shí)鐘。

處理旋轉(zhuǎn)編碼器的輸入。判斷旋轉(zhuǎn)編碼器的轉(zhuǎn)動(dòng)和按下，順時(shí)針轉(zhuǎn)動(dòng)對(duì)應(yīng)信號(hào)頻率的增加，逆時(shí)針轉(zhuǎn)動(dòng)對(duì)應(yīng)信號(hào)頻率的減小，按下對(duì)應(yīng)波形的切換。

存儲(chǔ)正弦波的波形數(shù)據(jù)。

實(shí)現(xiàn)的波形包括正弦波、三角波、方波、鋸齒波四種波形，波形頻率范圍為100kHZ到10MHZ。

通過(guò)spi總線驅(qū)動(dòng)OLED屏幕指示當(dāng)前的波形和頻率。

2. DDS核心模塊

DDS控制模塊是信號(hào)發(fā)生器設(shè)計(jì)的核心，利用Verilog實(shí)現(xiàn)DDS的結(jié)構(gòu)框圖如下圖所示。

?

從圖中可以看出，DDS控制模塊根據(jù)旋轉(zhuǎn)編碼器模塊的輸入信號(hào)調(diào)節(jié)頻率控制字、切換波形，輸出一定頻率的方波、三角波、鋸齒波或正弦波數(shù)據(jù)至DAC。同時(shí)，DDS控制模塊還會(huì)將當(dāng)前波形信息和頻率信息輸出給OLED模塊用于顯示。四種波形的產(chǎn)生使用同一個(gè)相位累加寄存器，如下圖所示，相位累加寄存器本質(zhì)上是一個(gè)不斷累加的計(jì)數(shù)器，單次累加的幅度是頻率控制字，頻率控制字由旋轉(zhuǎn)編碼器調(diào)節(jié)，當(dāng)旋轉(zhuǎn)編碼器順時(shí)針轉(zhuǎn)動(dòng)時(shí)增大頻率控制字，當(dāng)旋轉(zhuǎn)編碼器逆時(shí)針轉(zhuǎn)動(dòng)時(shí)減小頻率控制字。接下來(lái)分別介紹四種波形的原理。

方波 - 取相位累加寄存器的最高位作為判斷條件，當(dāng)最高位為邏輯1，則對(duì)DAC的輸入賦值10’h3ff；當(dāng)最高位為邏輯0，則則對(duì)DAC的輸入賦值10’h000，從而實(shí)現(xiàn)了方波波形。

鋸齒波 - 取相位累加寄存器的高十位直接作為DAC的輸入，隨著相位累加寄存器不斷累加，DAC的輸入也周期性地以鋸齒波形狀循環(huán)。

三角波 - 取相位累加寄存器的最高位作為判斷條件，當(dāng)最高位為邏輯1，則將相位累加寄存器的13到22位直接作為DAC數(shù)據(jù)的輸入；當(dāng)最高位為邏輯0，則將相位累加寄存器的13到22位取反后作為DAC數(shù)據(jù)的輸入。

正弦波 - 與其它三種波形不同，正弦波不能直接用取相位累加寄存器作為DAC的輸入，需要將相位累加寄存器的高8位作為正弦波表的地址輸入，這樣的話，就實(shí)現(xiàn)了在一個(gè)周期內(nèi)以一定間隔讀出正弦波表內(nèi)的數(shù)據(jù)作為DAC的輸入。

下面是DDS的主代碼，可以選擇輸出的波形以及相應(yīng)的頻率

// --------------------------------------------------------------------
// >>>>>>>>>>>>>>>>>>>>>>>>> COPYRIGHT NOTICE <<<<<<<<<<<<<<<<<<<<<<<<<
// --------------------------------------------------------------------
// Module: dds
//
// Author: Step
//
// Description: dds
//
// Web
//
// --------------------------------------------------------------------
// Code Revision History :
// --------------------------------------------------------------------
// Version: |Mod. Date: |Changes Made:
// V1.0 |2021.11.27 |Initial ver
// --------------------------------------------------------------------
module dds(clk_in,rst_n,O_pulse,L_pulse,R_pulse,dac_data,wave,WaveFreq);//

localparam SIN = 2'b00, SAW = 2'b01, TRI = 2'b10, SQU = 2'b11;
input clk_in; // 小腳丫FPGA的外部時(shí)鐘頻率為12MHz
input rst_n;
input wire O_pulse,L_pulse,R_pulse;

output reg [9:0] dac_data; // 10位數(shù)據(jù)輸出送給外部的DAC
output reg [1:0] wave;
output reg [26:0] WaveFreq;

reg [23:0] phase_acc; //增加相位累加器位數(shù)使得分辨率提高
wire [23:0] phase;
reg [23:0] f_inc;

assign phase=phase_acc;

always @(posedge clk_in) phase_acc <= phase_acc + f_inc; //f_inc=24'd27962;主時(shí)鐘為12MHz，則產(chǎn)生20KHz的正弦波信號(hào)

wire [9:0] sin_dat; //正弦波
wire [9:0] saw_dat = phase[23:14]; //鋸齒波
wire [9:0] tri_dat = phase[23]? (~phase[22:13]) : phase[22:13]; //三角波
wire [9:0] squ_dat = phase[23]? 10'h3ff : 10'h000; //方波

always @(*) begin
case(wave)
2'b00: dac_data = sin_dat; //正弦波
2'b01: dac_data = saw_dat; //鋸齒波
2'b10: dac_data = tri_dat; //三角波
2'b11: dac_data = squ_dat; //方波
default: dac_data = sin_dat; //正弦波
endcase
end

lookup_tables u_lookup_tables(.phase(phase_acc[23:16]), .sin_out(sin_dat));

//波形輸出選擇
always @(posedge clk_in or negedge rst_n) begin
if(!rst_n) wave <= SIN;
else if(O_pulse)begin
case(wave)
SIN: wave <= SAW;
SAW: wave <= TRI;
TRI: wave <= SQU;
SQU: wave <= SIN;
default: wave <= SIN;
endcase
end else wave <= wave;
end
//頻率控制
always@(posedge clk_in or negedge rst_n) begin
if(!rst_n) begin
f_inc <= 24'h22222;
WaveFreq<=1_000_000;
end
else if(L_pulse==1'b1) begin
if(f_inc <= 24'h369d) f_inc <= f_inc;
else begin
f_inc <= f_inc - 24'h369d;
WaveFreq<=WaveFreq-100000;
end
end
else if(R_pulse==1'b1) begin
if(f_inc >= 24'h155554) f_inc <= f_inc;
else begin
f_inc <= f_inc + 24'h369d;
WaveFreq<=WaveFreq+100000;
end
end
else f_inc <= f_inc;
end
endmodule
//dds時(shí)鐘頻率給定后，輸出信號(hào)的頻率取決于頻率控制字，
// 頻率分辨率取決于累加器位數(shù)，
// 相位分辨率取決于ROM的地址線位數(shù)，
// 幅度量化噪聲取決于ROM的數(shù)據(jù)位字長(zhǎng)和D/A轉(zhuǎn)換器位數(shù)

查找表的程序，主要是利用了正弦波的對(duì)稱性，為了節(jié)省FPGA的資源，可以只構(gòu)建一個(gè)象限的波形，另外3個(gè)象限可以基于其對(duì)稱性通過(guò)邏輯來(lái)實(shí)現(xiàn)。

/* lookup_tables.v */

module lookup_tables(phase, sin_out);
input [7:0] phase;
output [9:0] sin_out;

wire [9:0] sin_out;

reg [5:0] address;
wire [1:0] sel;
wire [8:0] sine_table_out;

reg [9:0] sine_onecycle_amp;

//assign sin_out = {4'b0, sine_onecycle_amp[9:4]} + 9'hff; // 可以調(diào)節(jié)輸出信號(hào)的幅度
assign sin_out = sine_onecycle_amp[9:0];

assign sel = phase[7:6];

sin_table u_sin_table(address,sine_table_out);

always @(sel or sine_table_out)
begin
case(sel)
2'b00: begin
sine_onecycle_amp = 9'h1ff + sine_table_out[8:0];
address = phase[5:0];
end
2'b01: begin
sine_onecycle_amp = 9'h1ff + sine_table_out[8:0];
address = ~phase[5:0];
end
2'b10: begin
sine_onecycle_amp = 9'h1ff - sine_table_out[8:0];
address = phase[5:0];
end
2'b11: begin
sine_onecycle_amp = 9'h1ff - sine_table_out[8:0];
address = ~ phase[5:0];
end
endcase
end

endmodule

構(gòu)建正弦波表的程序，無(wú)論使用Lattice的Diamond以及Inel的Quartus編譯工具中都有相應(yīng)的IP可以直接調(diào)用使用。在這里我們通過(guò)Verilog代碼自行構(gòu)建一個(gè)正弦波表。

module sin_table(address,sin);
output [8:0] sin;
input [5:0] address;

reg [8:0] sin;

always @(address)
begin
case(address)
6'h0: sin=9'h0;
6'h1: sin=9'hC;
6'h2: sin=9'h19;
6'h3: sin=9'h25;
6'h4: sin=9'h32;
6'h5: sin=9'h3E;
6'h6: sin=9'h4B;
6'h7: sin=9'h57;
6'h8: sin=9'h63;
6'h9: sin=9'h70;
6'ha: sin=9'h7C;
6'hb: sin=9'h88;
6'hc: sin=9'h94;
6'hd: sin=9'hA0;
6'he: sin=9'hAC;
6'hf: sin=9'hB8;
6'h10: sin=9'hC3;
6'h11: sin=9'hCF;
6'h12: sin=9'hDA;
6'h13: sin=9'hE6;
6'h14: sin=9'hF1;
6'h15: sin=9'hFC;
6'h16: sin=9'h107;
6'h17: sin=9'h111;
6'h18: sin=9'h11C;
6'h19: sin=9'h126;
6'h1a: sin=9'h130;
6'h1b: sin=9'h13A;
6'h1c: sin=9'h144;
6'h1d: sin=9'h14E;
6'h1e: sin=9'h157;
6'h1f: sin=9'h161;
6'h20: sin=9'h16A;
6'h21: sin=9'h172;
6'h22: sin=9'h17B;
6'h23: sin=9'h183;
6'h24: sin=9'h18B;
6'h25: sin=9'h193;
6'h26: sin=9'h19B;
6'h27: sin=9'h1A2;
6'h28: sin=9'h1A9;
6'h29: sin=9'h1B0;
6'h2a: sin=9'h1B7;
6'h2b: sin=9'h1BD;
6'h2c: sin=9'h1C3;
6'h2d: sin=9'h1C9;
6'h2e: sin=9'h1CE;
6'h2f: sin=9'h1D4;
6'h30: sin=9'h1D9;
6'h31: sin=9'h1DD;
6'h32: sin=9'h1E2;
6'h33: sin=9'h1E6;
6'h34: sin=9'h1E9;
6'h35: sin=9'h1ED;
6'h36: sin=9'h1F0;
6'h37: sin=9'h1F3;
6'h38: sin=9'h1F6;
6'h39: sin=9'h1F8;
6'h3a: sin=9'h1FA;
6'h3b: sin=9'h1FC;
6'h3c: sin=9'h1FD;
6'h3d: sin=9'h1FE;
6'h3e: sin=9'h1FF;
6'h3f: sin=9'h1FF;
endcase
end
endmodule

3. 編碼器輸入模塊

// --------------------------------------------------------------------
// >>>>>>>>>>>>>>>>>>>>>>>>> COPYRIGHT NOTICE <<<<<<<<<<<<<<<<<<<<<<<<<
// --------------------------------------------------------------------
// Module: Encoder
//
// Author: Step
//
// Description: Driver for rotary encoder
//
// Web
//
// --------------------------------------------------------------------
// Code Revision History :
// --------------------------------------------------------------------
// Version: |Mod. Date: |Changes Made:
// V1.0 |2021.11.27 |Initial ver
// --------------------------------------------------------------------
module Encoder
(
input clk_in, //系統(tǒng)時(shí)鐘
input rst_n_in, //系統(tǒng)復(fù)位，低有效
input wire key_a,
input wire key_b,
input wire key_ok,
output reg Left_pulse, //左旋轉(zhuǎn)脈沖輸出
output reg Right_pulse, //右旋轉(zhuǎn)脈沖輸出
output OK_pulse //按動(dòng)脈沖輸出
);

localparam NUM_500US = 6_0000;

reg [15:0] cnt;
//計(jì)數(shù)器周期為500us，控制鍵值采樣頻率
always@(posedge clk_in or negedge rst_n_in) begin
if(!rst_n_in) cnt <= 0;
else if(cnt >= NUM_500US-1) cnt <= 1'b0;
else cnt <= cnt + 1'b1;
end

reg [5:0] cnt_20ms;
reg key_a_r,key_a_r1;
reg key_b_r,key_b_r1;
reg key_ok_r;

//針對(duì)A、B、D管腳分別做簡(jiǎn)單去抖操作，
//如果對(duì)旋轉(zhuǎn)編碼器的要求比較高，建議現(xiàn)對(duì)旋轉(zhuǎn)編碼器的輸出做嚴(yán)格的消抖處理后再來(lái)做旋轉(zhuǎn)編碼器的驅(qū)動(dòng)
//對(duì)旋轉(zhuǎn)編碼器的輸入緩存，消除亞穩(wěn)態(tài)同時(shí)延時(shí)鎖存
always@(posedge clk_in or negedge rst_n_in) begin
if(!rst_n_in) begin
key_a_r <= 1'b1;
key_a_r1 <= 1'b1;
key_b_r <= 1'b1;
key_b_r1 <= 1'b1;
cnt_20ms <= 1'b1;
key_ok_r <= 1'b1;
end else if(cnt == NUM_500US-1) begin
key_a_r <= key_a;
key_a_r1 <= key_a_r;
key_b_r <= key_b;
key_b_r1 <= key_b_r;
if(cnt_20ms >= 6'd40) begin //對(duì)于按鍵D信號(hào)還是采用20ms周期采樣的方法，40*500us = 20ms
cnt_20ms <= 6'd0;
key_ok_r <= key_ok;
end else begin
cnt_20ms <= cnt_20ms + 1'b1;
key_ok_r <= key_ok_r;
end
end
end

reg key_ok_r1;
//對(duì)按鍵D信號(hào)進(jìn)行延時(shí)鎖存
always@(posedge clk_in or negedge rst_n_in) begin
if(!rst_n_in) key_ok_r1 <= 1'b1;
else key_ok_r1 <= key_ok_r;
end

wire A_state = key_a_r1 && key_a_r && key_a; //旋轉(zhuǎn)編碼器A信號(hào)高電平狀態(tài)檢測(cè)
wire B_state = key_b_r1 && key_b_r && key_b; //旋轉(zhuǎn)編碼器B信號(hào)高電平狀態(tài)檢測(cè)
assign OK_pulse = key_ok_r1 && (!key_ok_r); //旋轉(zhuǎn)編碼器D信號(hào)下降沿檢測(cè)

reg A_state_reg;
//延時(shí)鎖存
always@(posedge clk_in or negedge rst_n_in) begin
if(!rst_n_in) A_state_reg <= 1'b1;
else A_state_reg <= A_state;
end

//旋轉(zhuǎn)編碼器A信號(hào)的上升沿和下降沿檢測(cè)
wire A_pos = (!A_state_reg) && A_state;
wire A_neg = A_state_reg && (!A_state);

//通過(guò)旋轉(zhuǎn)編碼器A信號(hào)的邊沿和B信號(hào)的電平狀態(tài)的組合判斷旋轉(zhuǎn)編碼器的操作，并輸出對(duì)應(yīng)的脈沖信號(hào)
always@(posedge clk_in or negedge rst_n_in)begin
if(!rst_n_in)begin
Right_pulse <= 1'b0;
Left_pulse <= 1'b0;
end else begin
if(A_pos && B_state) Left_pulse <= 1'b1;
else if(A_neg && B_state) Right_pulse <= 1'b1;
else begin
Right_pulse <= 1'b0;
Left_pulse <= 1'b0;
end
end
end

endmodule

4. 將頻率值轉(zhuǎn)換為OLED顯示器上的字符

module getChar3 (
input clk,
input rst_n,
input [31:0] WaveFreq,
output reg[(8*16-1):0] char
);

reg [31:0] t_bin;
reg [3:0] bcd8,bcd7,bcd6,bcd5,bcd4,bcd3,bcd2,bcd1;

reg [3:0] state;

always@(posedge clk or negedge rst_n)
begin
if(!rst_n) begin
t_bin<=WaveFreq;
char<= 0;
bcd8<= 0;
bcd7<= 0;
bcd6<= 0;
bcd5<= 0;
bcd4<= 0;
bcd3<= 0;
bcd2<= 0;
bcd1<= 0;
state<=0;
end
else begin
case (state)
0: begin
t_bin<=WaveFreq;
state<=state+1;
end
1: begin
if($signed(t_bin)-$signed(10000000)>=0)begin
bcd8<=bcd8+1;
t_bin<=t_bin-10000000;
end
else begin
state<=state+1;
end
end
2: begin
if($signed(t_bin)-$signed(1000000)>=0)begin
bcd7<=bcd7+1;
t_bin<=t_bin-1000000;
end
else begin
state<=state+1;
end
end
3: begin
if($signed(t_bin)-$signed(100000)>=0)begin
bcd6<=bcd6+1;
t_bin<=t_bin-100000;
end
else begin
state<=state+1;
end
end
4: begin
if($signed(t_bin)-$signed(10000)>=0)begin
bcd5<=bcd5+1;
t_bin<=t_bin-10000;
end
else begin
state<=state+1;
end
end
5: begin
if($signed(t_bin)-$signed(1000)>=0)begin
bcd4<=bcd4+1;
t_bin<=t_bin-1000;
end
else begin
state<=state+1;
end
end
6: begin
if($signed(t_bin)-$signed(100)>=0)begin
bcd3<=bcd3+1;
t_bin<=t_bin-100;
end
else begin
state<=state+1;
end
end
7: begin
if($signed(t_bin)-$signed(10)>=0)begin
bcd2<=bcd2+1;
t_bin<=t_bin-10;
end
else begin
state<=state+1;
end
end
8: begin
if($signed(t_bin)-$signed(1)>=0)begin
bcd1<=bcd1+1;
t_bin<=t_bin-1;
end
else begin
state<=state+1;
end
end
9:begin
t_bin<=WaveFreq;
char<={" ",4'h0,bcd8,4'h0,bcd7,"_",
4'h0,bcd6,4'h0,bcd5,4'h0,bcd4,"_",
4'h0,bcd3,4'h0,bcd2,4'h0,bcd1,"Hz "};
bcd8<= 0;
bcd7<= 0;
bcd6<= 0;
bcd5<= 0;
bcd4<= 0;
bcd3<= 0;
bcd2<= 0;
bcd1<= 0;
state<=0;
end
default: begin
t_bin<=WaveFreq;
bcd7<= 0;
bcd6<= 0;
bcd5<= 0;
bcd4<= 0;
bcd3<= 0;
bcd2<= 0;
bcd1<= 0;
state<=0;
end
endcase
end
end

endmodule

5. OLED顯示模塊

這是通過(guò)SPI總線方式來(lái)驅(qū)動(dòng)128*64分辨率的OLED顯示屏顯示相應(yīng)信息的邏輯代碼

該模塊的輸入包括時(shí)鐘、復(fù)位、輸入變量，輸出是驅(qū)動(dòng)ssd1306的的五根總線：包括spi的三條總線、一條ssd1306復(fù)位線、一條ssd1306數(shù)據(jù)指令選擇線。該模塊通過(guò)SPI總線完成OLED屏幕的顯示，能夠顯示字符和漢字。該模塊中，利用查找表實(shí)現(xiàn)字符、漢字模的存儲(chǔ)，利用一個(gè)一段式狀態(tài)機(jī)實(shí)現(xiàn)：初始化配置SSD1306驅(qū)動(dòng)芯片、在屏幕上顯示指定的信息。其中，IDLE狀態(tài)作為初始狀態(tài)完成所有寄存器變量的初始化；MAIN狀態(tài)作為總調(diào)度實(shí)現(xiàn)了整個(gè)OLED模塊的流程調(diào)度，如果想要使用本模塊，只需要在本狀態(tài)進(jìn)行修改；INIT狀態(tài)通過(guò)調(diào)用WRITE狀態(tài)將23條SSD1306的配置指令通過(guò)SPI時(shí)序發(fā)出，完成SSD1306的配置；SCAN狀態(tài)通過(guò)調(diào)用WRITE狀態(tài)完成字符的顯示；CHINESE狀態(tài)通過(guò)調(diào)用WRITE狀態(tài)完成漢字的顯示；WRITE狀態(tài)作為底層狀態(tài)，完成SPI的傳輸過(guò)程；DELAY狀態(tài)的功能是延時(shí)。本模塊的使用通過(guò)在MAIN狀態(tài)里進(jìn)行添加相應(yīng)的邏輯來(lái)實(shí)現(xiàn)，如果顯示漢字則需要在漢字字模中添加相應(yīng)的字模信息。如果想要實(shí)時(shí)刷新信息，需要將動(dòng)態(tài)顯示的信息通過(guò)本module的輸入端口sw傳入模塊本在MAIN狀態(tài)里進(jìn)行調(diào)用，也可自行添加輸入端口變量。

// --------------------------------------------------------------------

// Module: OLED12864?

// Description: OLED12864_Driver

// --------------------------------------------------------------------

module OLED12864

(

? input? ? ? ? clk,? ? //12MHz緋葷粺鏃墮挓

? input? ? ? ? rst_n,? ? //緋葷粺澶嶄綅錛屼綆鏈夋晥

? input? ? [3:0]? sw,

? input? ? [1:0]? wave,

? input [26:0]? ? WaveFreq,

? output? reg? ? ? oled_csn,? //OLCD娑叉櫠灞忎嬌鑳

? output? reg? ? ? oled_rst,? //OLCD娑叉櫠灞忓浣

? output? reg? ? ? oled_dcn,? //OLCD鏁版嵁鎸囦護(hù)鎺у埗

? output? reg? ? ? oled_clk,? //OLCD鏃墮挓淇″彿

? output? reg? ? ? oled_dat? //OLCD鏁版嵁淇″彿

);

? localparam INIT_DEPTH = 16'd23; //LCD鍒濆鍖栫殑鍛戒護(hù)鐨勬暟閲

? localparam IDLE = 7'h1, MAIN = 7'h2, INIT = 7'h4, SCAN = 7'h8, WRITE = 7'h10, DELAY = 7'h20,CHINESE=7'h40;

? localparam HIGH? = 1'b1, LOW = 1'b0;

? localparam DATA? = 1'b1, CMD = 1'b0;

? reg? ?[7:0]? ? ? ?cmd [24:0];

? reg? ?[39:0]? ? ? ?mem [122:0];

? reg? ? [63:0]? ? ? mem_hanzi[79:0];

? reg? ? [4:0]? ? ? length_hanzi;

? reg? [7:0]? ? ? ? y_p, x_ph, x_pl;

? reg? [(8*21-1):0]? ?char;

? reg? [7:0]? ? ? ? num, char_reg;? ? ? ??

? reg? [4:0]? ? ? ? cnt_main, cnt_init, cnt_scan, cnt_write,cnt_chinese;

? reg? [15:0]? ? ? num_delay, cnt_delay, cnt;

? reg? [6:0]? ? ? ?state, state_back;

? reg [4:0]? ? ? hanzi_fuzhujishu;

? ? wire [(8*16-1):0]? ?char3;

? getChar3 getChar3 (

? ? ? ? .clk(clk),

? ? ? ? .rst_n(rst_n),

? ? ? ? .WaveFreq(WaveFreq),

? ? ? ? .char(char3)

? ? );

? always @ (posedge clk or negedge rst_n) begin

? ? if(!rst_n) begin

? ? ? cnt_main <= 1'b0; cnt_init <= 1'b0; cnt_scan <= 1'b0; cnt_write <= 1'b0;cnt_chinese <= 1'b0;

? ? ? y_p <= 1'b0; x_ph <= 1'b0; x_pl <= 1'b0;length_hanzi<=5'd0;hanzi_fuzhujishu<=5'd0;

? ? ? num <= 1'b0; char <= 1'b0; char_reg <= 1'b0;

? ? ? num_delay <= 16'd5; cnt_delay <= 1'b0; cnt <= 1'b0;

? ? ? oled_csn <= HIGH; oled_rst <= HIGH; oled_dcn <= CMD; oled_clk <= HIGH; oled_dat <= LOW;

? ? ? state <= IDLE; state_back <= IDLE;

? ? end else begin

? ? ? case(state)

? ? ? ? IDLE:begin

? ? ? ? ? ? cnt_main <= 1'b0; cnt_init <= 1'b0; cnt_scan <= 1'b0; cnt_write <= 1'b0;

? ? ? ? ? ? y_p <= 1'b0; x_ph <= 1'b0; x_pl <= 1'b0;

? ? ? ? ? ? num <= 1'b0; char <= 1'b0; char_reg <= 1'b0;

? ? ? ? ? ? num_delay <= 16'd5; cnt_delay <= 1'b0; cnt <= 1'b0;

? ? ? ? ? ? oled_csn <= HIGH; oled_rst <= HIGH; oled_dcn <= CMD; oled_clk <= HIGH; oled_dat <= LOW;

? ? ? ? ? ? state <= MAIN; state_back <= MAIN;

? ? ? ? ? end

? ? ? ? MAIN:begin

? ? ? ? ? ? if(cnt_main >= 5'd14) cnt_main <= 5'd12;

? ? ? ? ? ? else cnt_main <= cnt_main + 1'b1;

? ? ? ? ? ? case(cnt_main)? //MAIN鐘舵€? ? ? ? ? ??

? ? ? ? ? ? ? 5'd0 :? begin state <= INIT; end

? ? ? ? ? ? ? 5'd1 :? begin y_p <= 8'hb0; x_ph <= 8'h10; x_pl <= 8'h00; num <= 5'd8; char <= "DDS? ? ?";state <= SCAN; end

? ? ? ? ? ? ? 5'd2 :? begin y_p <= 8'hb1; x_ph <= 8'h10; x_pl <= 8'h00; num <= 5'd8; char <= "? ? ? ? ";state <= SCAN; end? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ??

? ? ? ? ? ? ? 5'd3 :? begin y_p <= 8'hb0; x_ph <= 8'h14; x_pl <= 8'h00; num <= 5'd8; char <= "? ? ? ? ?";state <= SCAN; end

? ? ? ? ? ? ? 5'd4 :? begin y_p <= 8'hb1; x_ph <= 8'h14; x_pl <= 8'h00; num <= 5'd8; char <= "? ? ? ? ?";state <= SCAN; end? ? ? ? ? ? ? ? ? ? ? ??

? ? ? ? ? ? ? 5'd5 :? begin y_p <= 8'hb2; x_ph <= 8'h14; x_pl <= 8'h00; num <= 5'd8; char <= "? ? ? ? ?";state <= SCAN; end

? ? ? ? ? ? ? 5'd6 :? begin y_p <= 8'hb3; x_ph <= 8'h14; x_pl <= 8'h00; num <= 5'd8; char <= "? ? ? ? ?";state <= SCAN; end

? ? ? ? ? ? ? 5'd7 :? begin y_p <= 8'hb4; x_ph <= 8'h10; x_pl <= 8'h00; num <= 5'd16; char <= "? ? ? ? ? ? ? ? ";state <= SCAN; end

? ? ? ? ? ? ? 5'd8 :? begin y_p <= 8'hb5; x_ph <= 8'h10; x_pl <= 8'h00; num <= 5'd16; char <= "? ? ? ? ? ? ? ? ";state <= SCAN; end

? ? ? ? ? ? ? 5'd9 :? begin y_p <= 8'hb6; x_ph <= 8'h10; x_pl <= 8'h00; num <= 5'd16; char <= "? ? ? ? ? ? ? ? ";state <= SCAN; end

? ? ? ? ? ? ? 5'd10:? begin y_p <= 8'hb7; x_ph <= 8'h10; x_pl <= 8'h00; num <= 5'd16; char <= "? ? ? ? ? ? ? ? ";state <= SCAN; end? ? ? ? ? ? ??

? ? ? ? ? ? ? 5'd11:? ;//begin y_p <= 8'hb1; x_ph <= 8'h15; x_pl <= 8'h00; num <= 5'd 1; char <= sw; state <= SCAN; end

? ? ? ? ? ? ? 5'd12:? begin y_p <= 8'hb2; x_ph <= 8'h10; x_pl <= 8'h00; length_hanzi <= 5'd9;?

? ? ? ? ? ? ? ? ? ? if? ? ?(wave==2'b00)begin hanzi_fuzhujishu<=5'd8;state <= CHINESE; end?

? ? ? ? ? ? ? ? ? ? else if(wave==2'b01)begin hanzi_fuzhujishu<=5'd2;state <= CHINESE; end?

? ? ? ? ? ? ? ? ? ? else if(wave==2'b10)begin hanzi_fuzhujishu<=5'd4;state <= CHINESE; end?

? ? ? ? ? ? ? ? ? ? else begin hanzi_fuzhujishu<=5'd6;state <= CHINESE; end //if(wave==2'b11)

? ? ? ? ? ? ? ? ? end

? ? ? ? ? ? ? 5'd13 :? begin y_p <= 8'hb3; x_ph <= 8'h10; x_pl <= 8'h00; length_hanzi <= 5'd9;?

? ? ? ? ? ? ? ? ? ? if? ? ?(wave==2'b00)begin hanzi_fuzhujishu<=5'd9;state <= CHINESE; end?

? ? ? ? ? ? ? ? ? ? else if(wave==2'b01)begin hanzi_fuzhujishu<=5'd3;state <= CHINESE; end?

? ? ? ? ? ? ? ? ? ? else if(wave==2'b10)begin hanzi_fuzhujishu<=5'd5;state <= CHINESE; end?

? ? ? ? ? ? ? ? ? ? else begin hanzi_fuzhujishu<=5'd7;state <= CHINESE; end //if(wave==2'b11)

? ? ? ? ? ? ? ? ? end

? ? ? ? ? ? ? 5'd14 :? begin y_p <= 8'hb5; x_ph <= 8'h10; x_pl <= 8'h00; num <= 5'd16; char <= char3;state <= SCAN; end

? ? ? ? ? ? ? default: state <= IDLE;

? ? ? ? ? ? endcase

? ? ? ? ? end

? ? ? ? INIT:begin? //鍒濆鍖栫姸鎬

? ? ? ? ? ? case(cnt_init)

? ? ? ? ? ? ? 5'd0:? begin oled_rst <= LOW; cnt_init <= cnt_init + 1'b1; end? //澶嶄綅鏈夋晥

? ? ? ? ? ? ? 5'd1:? begin num_delay <= 16'd25000; state <= DELAY; state_back <= INIT; cnt_init <= cnt_init + 1'b1; end? //寤舵椂澶т簬3us

? ? ? ? ? ? ? 5'd2:? begin oled_rst <= HIGH; cnt_init <= cnt_init + 1'b1; end? //澶嶄綅鎭㈠

? ? ? ? ? ? ? 5'd3:? begin num_delay <= 16'd25000; state <= DELAY; state_back <= INIT; cnt_init <= cnt_init + 1'b1; end? //寤舵椂澶т簬220us

? ? ? ? ? ? ? 5'd4:? begin?

? ? ? ? ? ? ? ? ? ? if(cnt>=INIT_DEPTH) begin? //褰5鏉℃寚浠ゅ強(qiáng)鏁版嵁鍙戝嚭鍚庯紝閰嶇疆瀹屾垚

? ? ? ? ? ? ? ? ? ? ? cnt <= 1'b0;

? ? ? ? ? ? ? ? ? ? ? cnt_init <= cnt_init + 1'b1;

? ? ? ? ? ? ? ? ? ? end else begin??

? ? ? ? ? ? ? ? ? ? ? cnt <= cnt + 1'b1; num_delay <= 16'd5;

? ? ? ? ? ? ? ? ? ? ? oled_dcn <= CMD; char_reg <= cmd[cnt]; state <= WRITE; state_back <= INIT;

? ? ? ? ? ? ? ? ? ? end

? ? ? ? ? ? ? ? ? end

? ? ? ? ? ? ? 5'd5:? begin cnt_init <= 1'b0; state <= MAIN; end? //鍒濆鍖栧畬鎴愶紝榪斿洖MAIN鐘舵€

? ? ? ? ? ? ? default: state <= IDLE;

? ? ? ? ? ? endcase

? ? ? ? ? end

? ? ? ? SCAN:begin? //鍒峰睆鐘舵€侊紝浠嶳AM涓鍙栨暟鎹埛灞

? ? ? ? ? ? if(cnt_scan == 5'd11) begin

? ? ? ? ? ? ? if(num) cnt_scan <= 5'd3;

? ? ? ? ? ? ? else cnt_scan <= cnt_scan + 1'b1;

? ? ? ? ? ? end?

? ? ? ? ? ? else if(cnt_scan == 5'd12) cnt_scan <= 1'b0;

? ? ? ? ? ? else cnt_scan <= cnt_scan + 1'b1;

? ? ? ? ? ? case(cnt_scan)

? ? ? ? ? ? ? 5'd 0:? begin oled_dcn <= CMD; char_reg <= y_p; state <= WRITE; state_back <= SCAN; end? ? //瀹氫綅鍒楅〉鍦板潃

? ? ? ? ? ? ? 5'd 1:? begin oled_dcn <= CMD; char_reg <= x_pl; state <= WRITE; state_back <= SCAN; end? //瀹氫綅琛屽湴鍧€浣庝綅

? ? ? ? ? ? ? 5'd 2:? begin oled_dcn <= CMD; char_reg <= x_ph; state <= WRITE; state_back <= SCAN; end? //瀹氫綅琛屽湴鍧€楂樹(shù)綅

? ? ? ? ? ? ? 5'd 3:? begin num <= num - 1'b1;end

? ? ? ? ? ? ? 5'd 4:? begin oled_dcn <= DATA; char_reg <= 8'h00; state <= WRITE; state_back <= SCAN; end? //灝*8鐐歸樀緙栫▼8*8

? ? ? ? ? ? ? 5'd 5:? begin oled_dcn <= DATA; char_reg <= 8'h00; state <= WRITE; state_back <= SCAN; end? //灝*8鐐歸樀緙栫▼8*8

? ? ? ? ? ? ? 5'd 6:? begin oled_dcn <= DATA; char_reg <= 8'h00; state <= WRITE; state_back <= SCAN; end? //灝*8鐐歸樀緙栫▼8*8

? ? ? ? ? ? ? 5'd 7:? begin oled_dcn <= DATA; char_reg <= mem[char[(num*8)+:8]][39:32]; state <= WRITE; state_back <= SCAN; end

? ? ? ? ? ? ? 5'd 8:? begin oled_dcn <= DATA; char_reg <= mem[char[(num*8)+:8]][31:24]; state <= WRITE; state_back <= SCAN; end

? ? ? ? ? ? ? 5'd 9:? begin oled_dcn <= DATA; char_reg <= mem[char[(num*8)+:8]][23:16]; state <= WRITE; state_back <= SCAN; end

? ? ? ? ? ? ? 5'd10:? begin oled_dcn <= DATA; char_reg <= mem[char[(num*8)+:8]][15: 8]; state <= WRITE; state_back <= SCAN; end

? ? ? ? ? ? ? 5'd11:? begin oled_dcn <= DATA; char_reg <= mem[char[(num*8)+:8]][ 7: 0]; state <= WRITE; state_back <= SCAN; end

? ? ? ? ? ? ? 5'd12:? begin state <= MAIN; end

? ? ? ? ? ? ? default: state <= IDLE;

? ? ? ? ? ? endcase

? ? ? ? ? end

? ? ? ? //length_hanzi<=5'd8-----涓€琛屽啓鍏

? ? ? ? CHINESE:begin? //鏄劇ず姹夊瓧

? ? ? ? ? ? if(cnt_chinese == 5'd11) begin

? ? ? ? ? ? ? if(length_hanzi>=5'd2) cnt_chinese <= 5'd3;

? ? ? ? ? ? ? else cnt_chinese <= cnt_chinese + 1'b1;

? ? ? ? ? ? end?

? ? ? ? ? ? else if(cnt_chinese == 5'd12) cnt_chinese <= 1'b0;

? ? ? ? ? ? else cnt_chinese <= cnt_chinese+1'b1;

? ? ? ? ? ? case(cnt_chinese)? ??

? ? ? ? ? ? ? 5'd 0:? begin oled_dcn <= CMD; char_reg <= y_p; state <= WRITE; state_back <= CHINESE; end? ? //瀹氫綅鍒楅〉鍦板潃

? ? ? ? ? ? ? 5'd 1:? begin oled_dcn <= CMD; char_reg <= 8'h00; state <= WRITE; state_back <= CHINESE; end? //瀹氫綅琛屽湴鍧€浣庝綅

? ? ? ? ? ? ? 5'd 2:? begin oled_dcn <= CMD; char_reg <= 8'h10; state <= WRITE; state_back <= CHINESE; end? //瀹氫綅琛屽湴鍧€楂樹(shù)綅

? ? ? ? ? ? ? 5'd 3:? begin length_hanzi <= length_hanzi - 1'b1;end//length_hanzi鍒濆=9錛氭瘡琛岄暱搴︿負(fù)8

? ? ? ? ? ? ? 5'd 4:? begin oled_dcn <= DATA; char_reg <= mem_hanzi[hanzi_fuzhujishu*8+8-length_hanzi][63:56]; state <= WRITE; state_back <= CHINESE; end

? ? ? ? ? ? ? 5'd 5:? begin oled_dcn <= DATA; char_reg <= mem_hanzi[hanzi_fuzhujishu*8+8-length_hanzi][55:48]; state <= WRITE; state_back <= CHINESE; end

? ? ? ? ? ? ? 5'd 6:? begin oled_dcn <= DATA; char_reg <= mem_hanzi[hanzi_fuzhujishu*8+8-length_hanzi][47:40]; state <= WRITE; state_back <= CHINESE; end

? ? ? ? ? ? ? 5'd 7:? begin oled_dcn <= DATA; char_reg <= mem_hanzi[hanzi_fuzhujishu*8+8-length_hanzi][39:32]; state <= WRITE; state_back <= CHINESE; end

? ? ? ? ? ? ? 5'd 8:? begin oled_dcn <= DATA; char_reg <= mem_hanzi[hanzi_fuzhujishu*8+8-length_hanzi][31:24]; state <= WRITE; state_back <= CHINESE; end

? ? ? ? ? ? ? 5'd 9:? begin oled_dcn <= DATA; char_reg <= mem_hanzi[hanzi_fuzhujishu*8+8-length_hanzi][23:16]; state <= WRITE; state_back <= CHINESE; end

? ? ? ? ? ? ? 5'd10:? begin oled_dcn <= DATA; char_reg <= mem_hanzi[hanzi_fuzhujishu*8+8-length_hanzi][15: 8]; state <= WRITE; state_back <= CHINESE; end

? ? ? ? ? ? ? 5'd11:? begin oled_dcn <= DATA; char_reg <= mem_hanzi[hanzi_fuzhujishu*8+8-length_hanzi][ 7: 0]; state <= WRITE; state_back <= CHINESE; end?

? ? ? ? ? ? ? 5'd12:? begin state <= MAIN; end

? ? ? ? ? ? ? default: state <= IDLE;

? ? ? ? ? ? endcase

? ? ? ? ? end

? ? ? ? WRITE:begin? //WRITE鐘舵€侊紝灝嗘暟鎹寜鐓PI鏃跺簭鍙戦€佺粰灞忓箷

? ? ? ? ? ? if(cnt_write >= 5'd17) cnt_write <= 1'b0;

? ? ? ? ? ? else cnt_write <= cnt_write + 1'b1;

? ? ? ? ? ? case(cnt_write)

? ? ? ? ? ? ? 5'd 0:? begin oled_csn <= LOW; end? //9浣嶆暟鎹渶楂樹(shù)綅涓哄懡浠ゆ暟鎹帶鍒朵綅

? ? ? ? ? ? ? 5'd 1:? begin oled_clk <= LOW; oled_dat <= char_reg[7]; end? //鍏堝彂楂樹(shù)綅鏁版嵁

? ? ? ? ? ? ? 5'd 2:? begin oled_clk <= HIGH; end

? ? ? ? ? ? ? 5'd 3:? begin oled_clk <= LOW; oled_dat <= char_reg[6]; end

? ? ? ? ? ? ? 5'd 4:? begin oled_clk <= HIGH; end

? ? ? ? ? ? ? 5'd 5:? begin oled_clk <= LOW; oled_dat <= char_reg[5]; end

? ? ? ? ? ? ? 5'd 6:? begin oled_clk <= HIGH; end

? ? ? ? ? ? ? 5'd 7:? begin oled_clk <= LOW; oled_dat <= char_reg[4]; end

? ? ? ? ? ? ? 5'd 8:? begin oled_clk <= HIGH; end

? ? ? ? ? ? ? 5'd 9:? begin oled_clk <= LOW; oled_dat <= char_reg[3]; end

? ? ? ? ? ? ? 5'd10:? begin oled_clk <= HIGH; end

? ? ? ? ? ? ? 5'd11:? begin oled_clk <= LOW; oled_dat <= char_reg[2]; end

? ? ? ? ? ? ? 5'd12:? begin oled_clk <= HIGH; end

? ? ? ? ? ? ? 5'd13:? begin oled_clk <= LOW; oled_dat <= char_reg[1]; end

? ? ? ? ? ? ? 5'd14:? begin oled_clk <= HIGH; end

? ? ? ? ? ? ? 5'd15:? begin oled_clk <= LOW; oled_dat <= char_reg[0]; end? //鍚庡彂浣庝綅鏁版嵁

? ? ? ? ? ? ? 5'd16:? begin oled_clk <= HIGH; end

? ? ? ? ? ? ? 5'd17:? begin oled_csn <= HIGH; state <= DELAY; end? //

? ? ? ? ? ? ? default: state <= IDLE;

? ? ? ? ? ? endcase

? ? ? ? ? end

? ? ? ? DELAY:begin? //寤舵椂鐘舵€

? ? ? ? ? ? if(cnt_delay >= num_delay) begin

? ? ? ? ? ? ? cnt_delay <= 16'd0; state <= state_back;?

? ? ? ? ? ? end else cnt_delay <= cnt_delay + 1'b1;

? ? ? ? ? end

? ? ? ? default:state <= IDLE;

? ? ? endcase

? ? end

? end

? //OLED閰嶇疆鎸囦護(hù)鏁版嵁

? always@(posedge rst_n)

? ? begin

? ? ? cmd[0 ] = {8'hae};?

? ? ? cmd[1 ] = {8'hd5};?

? ? ? cmd[2 ] = {8'h80};?

? ? ? cmd[3 ] = {8'ha8};?

? ? ? cmd[4 ] = {8'h3f};?

? ? ? cmd[5 ] = {8'hd3};?

? ? ? cmd[6 ] = {8'h00};?

? ? ? cmd[7 ] = {8'h40};?

? ? ? cmd[8 ] = {8'h8d};?

? ? ? cmd[9 ] = {8'h14};?

? ? ? cmd[10] = {8'h20};?

? ? ? cmd[11] = {8'h02};

? ? ? cmd[12] = {8'hc8};

? ? ? cmd[13] = {8'ha1};

? ? ? cmd[14] = {8'hda};

? ? ? cmd[15] = {8'h12};

? ? ? cmd[16] = {8'h81};

? ? ? cmd[17] = {8'hcf};

? ? ? cmd[18] = {8'hd9};

? ? ? cmd[19] = {8'hf1};

? ? ? cmd[20] = {8'hdb};

? ? ? cmd[21] = {8'h40};

? ? ? cmd[22] = {8'haf};

? ? end?

? //5*8鐐歸樀瀛楀簱鏁版嵁

? always@(posedge rst_n)

? ? begin

? ? ? mem[? 0] = {8'h3E, 8'h51, 8'h49, 8'h45, 8'h3E};? ?// 48? 0

? ? ? mem[? 1] = {8'h00, 8'h42, 8'h7F, 8'h40, 8'h00};? ?// 49? 1

? ? ? mem[? 2] = {8'h42, 8'h61, 8'h51, 8'h49, 8'h46};? ?// 50? 2

? ? ? mem[? 3] = {8'h21, 8'h41, 8'h45, 8'h4B, 8'h31};? ?// 51? 3

? ? ? mem[? 4] = {8'h18, 8'h14, 8'h12, 8'h7F, 8'h10};? ?// 52? 4

? ? ? mem[? 5] = {8'h27, 8'h45, 8'h45, 8'h45, 8'h39};? ?// 53? 5

? ? ? mem[? 6] = {8'h3C, 8'h4A, 8'h49, 8'h49, 8'h30};? ?// 54? 6

? ? ? mem[? 7] = {8'h01, 8'h71, 8'h09, 8'h05, 8'h03};? ?// 55? 7

? ? ? mem[? 8] = {8'h36, 8'h49, 8'h49, 8'h49, 8'h36};? ?// 56? 8

? ? ? mem[? 9] = {8'h06, 8'h49, 8'h49, 8'h29, 8'h1E};? ?// 57? 9

? ? ? mem[ 10] = {8'h7C, 8'h12, 8'h11, 8'h12, 8'h7C};? ?// 65? A

? ? ? mem[ 11] = {8'h7F, 8'h49, 8'h49, 8'h49, 8'h36};? ?// 66? B

? ? ? mem[ 12] = {8'h3E, 8'h41, 8'h41, 8'h41, 8'h22};? ?// 67? C

? ? ? mem[ 13] = {8'h7F, 8'h41, 8'h41, 8'h22, 8'h1C};? ?// 68? D

? ? ? mem[ 14] = {8'h7F, 8'h49, 8'h49, 8'h49, 8'h41};? ?// 69? E

? ? ? mem[ 15] = {8'h7F, 8'h09, 8'h09, 8'h09, 8'h01};? ?// 70? F

? ? ? mem[ 32] = {8'h00, 8'h00, 8'h00, 8'h00, 8'h00};? ?// 32? sp?

? ? ? mem[ 33] = {8'h00, 8'h00, 8'h2f, 8'h00, 8'h00};? ?// 33? !??

? ? ? mem[ 34] = {8'h00, 8'h07, 8'h00, 8'h07, 8'h00};? ?// 34??

? ? ? mem[ 35] = {8'h14, 8'h7f, 8'h14, 8'h7f, 8'h14};? ?// 35? #

? ? ? mem[ 36] = {8'h24, 8'h2a, 8'h7f, 8'h2a, 8'h12};? ?// 36? $

? ? ? mem[ 37] = {8'h62, 8'h64, 8'h08, 8'h13, 8'h23};? ?// 37? %

? ? ? mem[ 38] = {8'h36, 8'h49, 8'h55, 8'h22, 8'h50};? ?// 38? &

? ? ? mem[ 39] = {8'h00, 8'h05, 8'h03, 8'h00, 8'h00};? ?// 39? '

? ? ? mem[ 40] = {8'h00, 8'h1c, 8'h22, 8'h41, 8'h00};? ?// 40? (

? ? ? mem[ 41] = {8'h00, 8'h41, 8'h22, 8'h1c, 8'h00};? ?// 41? )

? ? ? mem[ 42] = {8'h14, 8'h08, 8'h3E, 8'h08, 8'h14};? ?// 42? *

? ? ? mem[ 43] = {8'h08, 8'h08, 8'h3E, 8'h08, 8'h08};? ?// 43? +

? ? ? mem[ 44] = {8'h00, 8'h00, 8'hA0, 8'h60, 8'h00};? ?// 44? ,

? ? ? mem[ 45] = {8'h08, 8'h08, 8'h08, 8'h08, 8'h08};? ?// 45? -

? ? ? mem[ 46] = {8'h00, 8'h60, 8'h60, 8'h00, 8'h00};? ?// 46? .

? ? ? mem[ 47] = {8'h20, 8'h10, 8'h08, 8'h04, 8'h02};? ?// 47? /

? ? ? mem[ 48] = {8'h3E, 8'h51, 8'h49, 8'h45, 8'h3E};? ?// 48? 0

? ? ? mem[ 49] = {8'h00, 8'h42, 8'h7F, 8'h40, 8'h00};? ?// 49? 1

? ? ? mem[ 50] = {8'h42, 8'h61, 8'h51, 8'h49, 8'h46};? ?// 50? 2

? ? ? mem[ 51] = {8'h21, 8'h41, 8'h45, 8'h4B, 8'h31};? ?// 51? 3

? ? ? mem[ 52] = {8'h18, 8'h14, 8'h12, 8'h7F, 8'h10};? ?// 52? 4

? ? ? mem[ 53] = {8'h27, 8'h45, 8'h45, 8'h45, 8'h39};? ?// 53? 5

? ? ? mem[ 54] = {8'h3C, 8'h4A, 8'h49, 8'h49, 8'h30};? ?// 54? 6

? ? ? mem[ 55] = {8'h01, 8'h71, 8'h09, 8'h05, 8'h03};? ?// 55? 7

? ? ? mem[ 56] = {8'h36, 8'h49, 8'h49, 8'h49, 8'h36};? ?// 56? 8

? ? ? mem[ 57] = {8'h06, 8'h49, 8'h49, 8'h29, 8'h1E};? ?// 57? 9

? ? ? mem[ 58] = {8'h00, 8'h36, 8'h36, 8'h00, 8'h00};? ?// 58? :

? ? ? mem[ 59] = {8'h00, 8'h56, 8'h36, 8'h00, 8'h00};? ?// 59? ;

? ? ? mem[ 60] = {8'h08, 8'h14, 8'h22, 8'h41, 8'h00};? ?// 60? <

? ? ? mem[ 61] = {8'h14, 8'h14, 8'h14, 8'h14, 8'h14};? ?// 61? =

? ? ? mem[ 62] = {8'h00, 8'h41, 8'h22, 8'h14, 8'h08};? ?// 62? >

? ? ? mem[ 63] = {8'h02, 8'h01, 8'h51, 8'h09, 8'h06};? ?// 63? ?

? ? ? mem[ 64] = {8'h32, 8'h49, 8'h59, 8'h51, 8'h3E};? ?// 64? @

? ? ? mem[ 65] = {8'h7C, 8'h12, 8'h11, 8'h12, 8'h7C};? ?// 65? A

? ? ? mem[ 66] = {8'h7F, 8'h49, 8'h49, 8'h49, 8'h36};? ?// 66? B

? ? ? mem[ 67] = {8'h3E, 8'h41, 8'h41, 8'h41, 8'h22};? ?// 67? C

? ? ? mem[ 68] = {8'h7F, 8'h41, 8'h41, 8'h22, 8'h1C};? ?// 68? D

? ? ? mem[ 69] = {8'h7F, 8'h49, 8'h49, 8'h49, 8'h41};? ?// 69? E

? ? ? mem[ 70] = {8'h7F, 8'h09, 8'h09, 8'h09, 8'h01};? ?// 70? F

? ? ? mem[ 71] = {8'h3E, 8'h41, 8'h49, 8'h49, 8'h7A};? ?// 71? G

? ? ? mem[ 72] = {8'h7F, 8'h08, 8'h08, 8'h08, 8'h7F};? ?// 72? H

? ? ? mem[ 73] = {8'h00, 8'h41, 8'h7F, 8'h41, 8'h00};? ?// 73? I

? ? ? mem[ 74] = {8'h20, 8'h40, 8'h41, 8'h3F, 8'h01};? ?// 74? J

? ? ? mem[ 75] = {8'h7F, 8'h08, 8'h14, 8'h22, 8'h41};? ?// 75? K

? ? ? mem[ 76] = {8'h7F, 8'h40, 8'h40, 8'h40, 8'h40};? ?// 76? L

? ? ? mem[ 77] = {8'h7F, 8'h02, 8'h0C, 8'h02, 8'h7F};? ?// 77? M

? ? ? mem[ 78] = {8'h7F, 8'h04, 8'h08, 8'h10, 8'h7F};? ?// 78? N

? ? ? mem[ 79] = {8'h3E, 8'h41, 8'h41, 8'h41, 8'h3E};? ?// 79? O

? ? ? mem[ 80] = {8'h7F, 8'h09, 8'h09, 8'h09, 8'h06};? ?// 80? P

? ? ? mem[ 81] = {8'h3E, 8'h41, 8'h51, 8'h21, 8'h5E};? ?// 81? Q

? ? ? mem[ 82] = {8'h7F, 8'h09, 8'h19, 8'h29, 8'h46};? ?// 82? R

? ? ? mem[ 83] = {8'h46, 8'h49, 8'h49, 8'h49, 8'h31};? ?// 83? S

? ? ? mem[ 84] = {8'h01, 8'h01, 8'h7F, 8'h01, 8'h01};? ?// 84? T

? ? ? mem[ 85] = {8'h3F, 8'h40, 8'h40, 8'h40, 8'h3F};? ?// 85? U

? ? ? mem[ 86] = {8'h1F, 8'h20, 8'h40, 8'h20, 8'h1F};? ?// 86? V

? ? ? mem[ 87] = {8'h3F, 8'h40, 8'h38, 8'h40, 8'h3F};? ?// 87? W

? ? ? mem[ 88] = {8'h63, 8'h14, 8'h08, 8'h14, 8'h63};? ?// 88? X

? ? ? mem[ 89] = {8'h07, 8'h08, 8'h70, 8'h08, 8'h07};? ?// 89? Y

? ? ? mem[ 90] = {8'h61, 8'h51, 8'h49, 8'h45, 8'h43};? ?// 90? Z

? ? ? mem[ 91] = {8'h00, 8'h7F, 8'h41, 8'h41, 8'h00};? ?// 91? [

? ? ? mem[ 92] = {8'h55, 8'h2A, 8'h55, 8'h2A, 8'h55};? ?// 92? .

? ? ? mem[ 93] = {8'h00, 8'h41, 8'h41, 8'h7F, 8'h00};? ?// 93? ]

? ? ? mem[ 94] = {8'h04, 8'h02, 8'h01, 8'h02, 8'h04};? ?// 94? ^

? ? ? mem[ 95] = {8'h40, 8'h40, 8'h40, 8'h40, 8'h40};? ?// 95? _

? ? ? mem[ 96] = {8'h00, 8'h01, 8'h02, 8'h04, 8'h00};? ?// 96? '

? ? ? mem[ 97] = {8'h20, 8'h54, 8'h54, 8'h54, 8'h78};? ?// 97? a

? ? ? mem[ 98] = {8'h7F, 8'h48, 8'h44, 8'h44, 8'h38};? ?// 98? b

? ? ? mem[ 99] = {8'h38, 8'h44, 8'h44, 8'h44, 8'h20};? ?// 99? c

? ? ? mem[100] = {8'h38, 8'h44, 8'h44, 8'h48, 8'h7F};? ?// 100 d

? ? ? mem[101] = {8'h38, 8'h54, 8'h54, 8'h54, 8'h18};? ?// 101 e

? ? ? mem[102] = {8'h08, 8'h7E, 8'h09, 8'h01, 8'h02};? ?// 102 f

? ? ? mem[103] = {8'h18, 8'hA4, 8'hA4, 8'hA4, 8'h7C};? ?// 103 g

? ? ? mem[104] = {8'h7F, 8'h08, 8'h04, 8'h04, 8'h78};? ?// 104 h

? ? ? mem[105] = {8'h00, 8'h44, 8'h7D, 8'h40, 8'h00};? ?// 105 i

? ? ? mem[106] = {8'h40, 8'h80, 8'h84, 8'h7D, 8'h00};? ?// 106 j

? ? ? mem[107] = {8'h7F, 8'h10, 8'h28, 8'h44, 8'h00};? ?// 107 k

? ? ? mem[108] = {8'h00, 8'h41, 8'h7F, 8'h40, 8'h00};? ?// 108 l

? ? ? mem[109] = {8'h7C, 8'h04, 8'h18, 8'h04, 8'h78};? ?// 109 m

? ? ? mem[110] = {8'h7C, 8'h08, 8'h04, 8'h04, 8'h78};? ?// 110 n

? ? ? mem[111] = {8'h38, 8'h44, 8'h44, 8'h44, 8'h38};? ?// 111 o

? ? ? mem[112] = {8'hFC, 8'h24, 8'h24, 8'h24, 8'h18};? ?// 112 p

? ? ? mem[113] = {8'h18, 8'h24, 8'h24, 8'h18, 8'hFC};? ?// 113 q

? ? ? mem[114] = {8'h7C, 8'h08, 8'h04, 8'h04, 8'h08};? ?// 114 r

? ? ? mem[115] = {8'h48, 8'h54, 8'h54, 8'h54, 8'h20};? ?// 115 s

? ? ? mem[116] = {8'h04, 8'h3F, 8'h44, 8'h40, 8'h20};? ?// 116 t

? ? ? mem[117] = {8'h3C, 8'h40, 8'h40, 8'h20, 8'h7C};? ?// 117 u

? ? ? mem[118] = {8'h1C, 8'h20, 8'h40, 8'h20, 8'h1C};? ?// 118 v

? ? ? mem[119] = {8'h3C, 8'h40, 8'h30, 8'h40, 8'h3C};? ?// 119 w

? ? ? mem[120] = {8'h44, 8'h28, 8'h10, 8'h28, 8'h44};? ?// 120 x

? ? ? mem[121] = {8'h1C, 8'hA0, 8'hA0, 8'hA0, 8'h7C};? ?// 121 y

? ? ? mem[122] = {8'h44, 8'h64, 8'h54, 8'h4C, 8'h44};? ?// 122 z

? ? end

? ? //姹夊瓧錛氱‖紱懼鍫

? always@(posedge rst_n)

? ? begin

? ? ? mem_hanzi[? 0] = {8'h04,8'h84,8'hE4,8'h5C,8'h44,8'hC4,8'h00,8'hF2};? ?// 48? 0

? ? ? mem_hanzi[? 1] = {8'h92,8'h92,8'hFE,8'h92,8'h92,8'hF2,8'h02,8'h00};? ?// 49? 1

? ? ? mem_hanzi[? 8] = {8'h02,8'h01,8'h7F,8'h10,8'h10,8'h3F,8'h80,8'h8F};? ?// 50? 2

? ? ? mem_hanzi[? 9] = {8'h54,8'h24,8'h5F,8'h44,8'h84,8'h87,8'h80,8'h00};? ?// 51? 3

? ? ? mem_hanzi[? 2] = {8'h00,8'h40,8'h44,8'h44,8'h44,8'h44,8'hC4,8'hFC};? ?// 52? 4

? ? ? mem_hanzi[? 3] = {8'hC2,8'h42,8'h42,8'h43,8'h42,8'h40,8'h00,8'h00};? ?// 53? 5

? ? ? mem_hanzi[? 10] = {8'h20,8'h20,8'h10,8'h08,8'h04,8'h03,8'h00,8'hFF};? ?// 54? 6

? ? ? mem_hanzi[? 11] = {8'h00,8'h03,8'h04,8'h08,8'h10,8'h20,8'h20,8'h00};? ?// 55? 7

? ? ? mem_hanzi[? 4] = {8'h40,8'h30,8'h11,8'h96,8'h90,8'h90,8'h91,8'h96};? ?// 56? 8

? ? ? mem_hanzi[? 5 ] = {8'h90,8'h90,8'h98,8'h14,8'h13,8'h50,8'h30,8'h00};? ?// 48? 0

? ? ? mem_hanzi[? 12] = {8'h04,8'h04,8'h04,8'h04,8'h04,8'h44,8'h84,8'h7E};? ?// 49? 1

? ? ? mem_hanzi[? 13] = {8'h06,8'h05,8'h04,8'h04,8'h04,8'h04,8'h04,8'h00};? ?// 50? 2

? ? ? mem_hanzi[? 6] = {8'h20,8'h18,8'h08,8'hEA,8'h2C,8'h28,8'h28,8'h2F};? ?// 51? 3

? ? ? mem_hanzi[? 7] = {8'h28,8'h28,8'h2C,8'hEA,8'h08,8'h28,8'h18,8'h00};? ?// 52? 4

? ? ? mem_hanzi[? 14] = {8'h40,8'h40,8'h48,8'h49,8'h49,8'h49,8'h49,8'h7F};? ?// 53? 5

? ? ? mem_hanzi[? 15] = {8'h49,8'h49,8'h49,8'h49,8'h48,8'h40,8'h40,8'h00};? ?// 54? 6

? ? ? mem_hanzi[? 16] ={8'h40,8'h30,8'hEF,8'h24,8'h24,8'h00,8'hFE,8'h92};//閿嬌娉2 3

? ? ? mem_hanzi[? 17] ={8'h92,8'h92,8'hF2,8'h92,8'h92,8'h9E,8'h80,8'h00};

? ? ? mem_hanzi[? 18] ={8'h40,8'h40,8'h40,8'h7C,8'h40,8'h40,8'h40,8'h7F};

? ? ? mem_hanzi[? 19] ={8'h44,8'h44,8'h44,8'h44,8'h44,8'h40,8'h40,8'h00};

? ? ? mem_hanzi[? 20] ={8'h10,8'h60,8'h02,8'h0C,8'hC0,8'h00,8'hF8,8'h88};

? ? ? mem_hanzi[? 21] ={8'h88,8'h88,8'hFF,8'h88,8'h88,8'hA8,8'h18,8'h00};

? ? ? mem_hanzi[? 22] ={8'h00,8'h00,8'h00,8'h00,8'h00,8'h00,8'h00,8'h00};

? ? ? mem_hanzi[? 23] ={8'h00,8'h00,8'h00,8'h00,8'h00,8'h00,8'h00,8'h00};? ? ??

? ? ? mem_hanzi[? 24] ={8'h01,8'h01,8'h7F,8'h21,8'h91,8'h60,8'h1F,8'h00};

? ? ? mem_hanzi[? 25] ={8'hFC,8'h44,8'h47,8'h44,8'h44,8'hFC,8'h00,8'h00};

? ? ? mem_hanzi[? 26] ={8'h00,8'h00,8'h7F,8'h40,8'h50,8'h48,8'h44,8'h43};

? ? ? mem_hanzi[? 27] ={8'h44,8'h48,8'h50,8'h40,8'hFF,8'h00,8'h00,8'h00};

? ? ? mem_hanzi[? 28] ={8'h04,8'h04,8'h7C,8'h03,8'h80,8'h60,8'h1F,8'h80};?

? ? ? mem_hanzi[? 29] ={8'h43,8'h2C,8'h10,8'h28,8'h46,8'h81,8'h80,8'h00};/*"娉,2*/

? ? ? mem_hanzi[? 30] ={8'h00,8'h00,8'h00,8'h00,8'h00,8'h00,8'h00,8'h00};

? ? ? mem_hanzi[? 31] ={8'h00,8'h00,8'h00,8'h00,8'h00,8'h00,8'h00,8'h00};

? ? ? mem_hanzi[? 32] ={8'h00,8'h04,8'h84,8'h84,8'h84,8'h84,8'h84,8'h84};? //涓夎娉5

? ? ? mem_hanzi[? 33] = {8'h84,8'h84,8'h84,8'h84,8'h84,8'h04,8'h00,8'h00};

? ? ? mem_hanzi[? 34] ={8'h20,8'h10,8'hE8,8'h24,8'h27,8'h24,8'h24,8'hE4};

? ? ? mem_hanzi[? 35] ={8'h24,8'h34,8'h2C,8'h20,8'hE0,8'h00,8'h00,8'h00};

? ? ? mem_hanzi[? 36] ={8'h10,8'h60,8'h02,8'h0C,8'hC0,8'h00,8'hF8,8'h88};

? ? ? mem_hanzi[? 37] ={8'h88,8'h88,8'hFF,8'h88,8'h88,8'hA8,8'h18,8'h00};

? ? ? mem_hanzi[? 38] ={8'h00,8'h00,8'h00,8'h00,8'h00,8'h00,8'h00,8'h00};

? ? ? mem_hanzi[? 39] ={8'h00,8'h00,8'h00,8'h00,8'h00,8'h00,8'h00,8'h00};? ? ??

? ? ? mem_hanzi[? 40] ={8'h20,8'h20,8'h20,8'h20,8'h20,8'h20,8'h20,8'h20};

? ? ? mem_hanzi[? 41] ={8'h20,8'h20,8'h20,8'h20,8'h20,8'h20,8'h20,8'h00};

? ? ? mem_hanzi[? 42] ={8'h80,8'h60,8'h1F,8'h09,8'h09,8'h09,8'h09,8'h7F};

? ? ? mem_hanzi[? 43] ={8'h09,8'h09,8'h49,8'h89,8'h7F,8'h00,8'h00,8'h00};/*"瑙,4*/

? ? ? mem_hanzi[? 44] ={8'h04,8'h04,8'h7C,8'h03,8'h80,8'h60,8'h1F,8'h80};

? ? ? mem_hanzi[? 45] ={8'h43,8'h2C,8'h10,8'h28,8'h46,8'h81,8'h80,8'h00};/*"娉,5*/

? ? ? mem_hanzi[? 46] ={8'h00,8'h00,8'h00,8'h00,8'h00,8'h00,8'h00,8'h00};

? ? ? mem_hanzi[? 47] ={8'h00,8'h00,8'h00,8'h00,8'h00,8'h00,8'h00,8'h00};? ? ??

? ? ? mem_hanzi[? 48] ={8'h08,8'h08,8'h08,8'h08,8'h08,8'hF8,8'h89,8'h8E};

? ? ? mem_hanzi[? 49] ={8'h88,8'h88,8'h88,8'h88,8'h08,8'h08,8'h08,8'h00};

? ? ? mem_hanzi[? 50] ={8'h10,8'h60,8'h02,8'h0C,8'hC0,8'h00,8'hF8,8'h88};?

? ? ? mem_hanzi[? 51] ={8'h88,8'h88,8'hFF,8'h88,8'h88,8'hA8,8'h18,8'h00};

? ? ? mem_hanzi[? 52] ={8'h00,8'h00,8'h00,8'h00,8'h00,8'h00,8'h00,8'h00};

? ? ? mem_hanzi[? 53] ={8'h00,8'h00,8'h00,8'h00,8'h00,8'h00,8'h00,8'h00};??

? ? ? mem_hanzi[? 54] ={8'h00,8'h00,8'h00,8'h00,8'h00,8'h00,8'h00,8'h00};

? ? ? mem_hanzi[? 55] ={8'h00,8'h00,8'h00,8'h00,8'h00,8'h00,8'h00,8'h00};? ? ? ? ? ??

? ? ? mem_hanzi[? 56] ={8'h00,8'h80,8'h40,8'h20,8'h18,8'h07,8'h00,8'h00};

? ? ? mem_hanzi[? 57] ={8'h40,8'h80,8'h40,8'h3F,8'h00,8'h00,8'h00,8'h00};/*"鏂,6*/

? ? ? mem_hanzi[? 58] ={8'h04,8'h04,8'h7C,8'h03,8'h80,8'h60,8'h1F,8'h80};

? ? ? mem_hanzi[? 59] = {8'h43,8'h2C,8'h10,8'h28,8'h46,8'h81,8'h80,8'h00};/*"娉,7*/

? ? ? mem_hanzi[? 60] ={8'h00,8'h00,8'h00,8'h00,8'h00,8'h00,8'h00,8'h00};

? ? ? mem_hanzi[? 61] ={8'h00,8'h00,8'h00,8'h00,8'h00,8'h00,8'h00,8'h00};??

? ? ? mem_hanzi[? 62] ={8'h00,8'h00,8'h00,8'h00,8'h00,8'h00,8'h00,8'h00};

? ? ? mem_hanzi[? 63] ={8'h00,8'h00,8'h00,8'h00,8'h00,8'h00,8'h00,8'h00};

? ? ? mem_hanzi[? 64] ={8'h00,8'h02,8'h02,8'hC2,8'h02,8'h02,8'h02,8'hFE};//姝ｅ雞娉89

? ? ? mem_hanzi[? 65] ={8'h82,8'h82,8'h82,8'h82,8'h82,8'h02,8'h00,8'h00};

? ? ? mem_hanzi[? 66] ={8'h02,8'hE2,8'h22,8'h22,8'h3E,8'h00,8'h08,8'h88};

? ? ? mem_hanzi[? 67] = {8'h48,8'h39,8'h0E,8'h08,8'hC8,8'h08,8'h08,8'h00};

? ? ? mem_hanzi[? 68] ={8'h10,8'h60,8'h02,8'h0C,8'hC0,8'h00,8'hF8,8'h88};?

? ? ? mem_hanzi[? 69] ={8'h88,8'h88,8'hFF,8'h88,8'h88,8'hA8,8'h18,8'h00};

? ? ? mem_hanzi[? 70] ={8'h00,8'h00,8'h00,8'h00,8'h00,8'h00,8'h00,8'h00};

? ? ? mem_hanzi[? 71] ={8'h00,8'h00,8'h00,8'h00,8'h00,8'h00,8'h00,8'h00};? ? ??

? ? ? mem_hanzi[? 72] ={8'h40,8'h40,8'h40,8'h7F,8'h40,8'h40,8'h40,8'h7F};

? ? ? mem_hanzi[? 73] ={8'h40,8'h40,8'h40,8'h40,8'h40,8'h40,8'h40,8'h00};/*"姝,8*/

? ? ? mem_hanzi[? 74] ={8'h00,8'h43,8'h82,8'h42,8'h3E,8'h00,8'h21,8'h71};

? ? ? mem_hanzi[? 75] ={8'h29,8'h25,8'h23,8'h21,8'h28,8'h70,8'h00,8'h00};/*"寮,9*/

? ? ? mem_hanzi[? 76] ={8'h04,8'h04,8'h7C,8'h03,8'h80,8'h60,8'h1F,8'h80};

? ? ? mem_hanzi[? 77] ={8'h43,8'h2C,8'h10,8'h28,8'h46,8'h81,8'h80,8'h00};/*"娉,10*/

? ? ? mem_hanzi[? 78] ={8'h00,8'h00,8'h00,8'h00,8'h00,8'h00,8'h00,8'h00};

? ? ? mem_hanzi[? 79] ={8'h00,8'h00,8'h00,8'h00,8'h00,8'h00,8'h00,8'h00};? ? ??

? ? end

endmodule

關(guān)于這個(gè)板卡的功能介紹如下：

審核編輯：劉清

閱讀全文

FPGA(591969) FPGA(591969)
DDS(151673) DDS(151673)
信號(hào)發(fā)生器(107617) 信號(hào)發(fā)生器(107617)

評(píng)論

相關(guān)推薦

基于DDS原理設(shè)計(jì)信號(hào)發(fā)生器的方案

信號(hào)發(fā)生器又稱信號(hào)源或振蕩器，在生產(chǎn)實(shí)踐和科技領(lǐng)域中有著廣泛的應(yīng)用。能夠產(chǎn)生多種波形，如三角波、鋸齒波、矩形波（含方波）、正弦波的電路被稱為函數(shù)信號(hào)發(fā)生器。函數(shù)信號(hào)發(fā)生器的實(shí)現(xiàn)方法通常是采用分立元件

2020-10-19 11:50:17

5295

DDS信號(hào)發(fā)生器

現(xiàn)在用到DDS芯片做個(gè)信號(hào)發(fā)生器，可是不知道用DDS產(chǎn)生的波形的幅度是怎么得到的，要是想改變波形的幅度該怎么做？求解答。

2014-04-15 23:06:36

DDS信號(hào)發(fā)生器模塊制作資料描述

單片機(jī)設(shè)計(jì)DDS信號(hào)發(fā)生器模塊制作資料描述

2015-07-10 15:13:13

DDS信號(hào)發(fā)生器資料集匯

`本專題匯集了四十種DDS信號(hào)發(fā)生器各部分資料，包括信號(hào)發(fā)生器原理，DDS芯片及應(yīng)用，信號(hào)發(fā)生器電路圖及DDS信號(hào)發(fā)生器設(shè)計(jì)，為你免除大量自行搜索的時(shí)間,讓你深入了解DDS信號(hào)發(fā)生器。更多精彩資料：http://www.1cnz.cn/zhuanti/dds.html`

2015-06-23 14:02:38

DDS正弦信號(hào)發(fā)生器

，相位調(diào)制器用于信號(hào)的相位調(diào)制，設(shè)計(jì)波形發(fā)生器時(shí)可以不用。由于沒(méi)有示波器，所以DAC部分也不設(shè)計(jì)，采用SignalTap II 觀察。（示波器？YY下吧！）DDS的基本原理框圖如下；ROM中的數(shù)據(jù)量由

2012-02-23 16:14:47

DDS直接數(shù)字頻率合成器、信號(hào)發(fā)生器、函數(shù)發(fā)生器

DDS直接數(shù)字頻率合成器、信號(hào)發(fā)生器、函數(shù)發(fā)生器1.DDS直接數(shù)字頻率合成器、信號(hào)發(fā)生器、函數(shù)發(fā)生器他們之間有哪些異同？2.目前只發(fā)現(xiàn)ADI有相關(guān)的產(chǎn)品，國(guó)產(chǎn)有哪些品牌可以推薦3.如果要輸出的頻率和功率是實(shí)時(shí)可調(diào)的，用MCU控制DDS芯片是否可以實(shí)現(xiàn)？

2022-03-24 18:10:02

FPGA學(xué)習(xí)案例——基于FPGA的DDS信號(hào)發(fā)生器設(shè)計(jì)教程

` 本帖最后由明德?lián)P吳老師于 2020-6-15 11:27 編輯基于FPGA的DDS信號(hào)發(fā)生器設(shè)計(jì)信號(hào)發(fā)生器是一種能提供各種頻率、輸出電平的電信號(hào)的設(shè)備，又稱信號(hào)源或振蕩器。其在各種電信

2020-06-15 11:25:38

一種基于DDS的幅值可調(diào)信號(hào)發(fā)生器的設(shè)計(jì)

、工程設(shè)計(jì)等系統(tǒng)信號(hào)源的首選。在擴(kuò)頻和跳頻系統(tǒng)、數(shù)字廣播、高清晰度電視、線性調(diào)頻以及儀器儀表以及電子測(cè)量等領(lǐng)域。DDS已經(jīng)逐步成為高性能信號(hào)源發(fā)生器的核心技術(shù)Ill。本文提出了一種基于AT89S52

2011-03-08 13:37:06

Arlyb-DDS信號(hào)發(fā)生器

Arlyb-DDS信號(hào)發(fā)生器 By Arlyb StudioDDS是直接數(shù)字式頻率合成器（Direct Digital Synthesizer）的英文縮寫。與傳統(tǒng)的頻率合成器相比，DDS具有低成本

2013-07-07 19:07:37

DAC模擬乘法器、DDS（頻率合成器）、信號(hào)發(fā)生器

DAC模擬乘法器、DDS（頻率合成器）、信號(hào)發(fā)生器1.DAC模擬乘法器構(gòu)成的混頻器是否可以和DDS（頻率合成器）、信號(hào)發(fā)生器一樣？可以生成任意目前波形？2.DDS（頻率合成器）、信號(hào)發(fā)生器它倆之間有存在哪些異同？

2022-03-24 17:24:37

Protues 做DDS信號(hào)發(fā)生器

我在用Protues 做DDS信號(hào)發(fā)生器，同步寄存器應(yīng)該用什么器件啊？還有一個(gè)32位的加法器，應(yīng)該怎么畫？該用什么芯片呢？

2012-05-03 16:59:38

【FPGA參賽作品】基于FPGA的簡(jiǎn)易DDS信號(hào)源設(shè)計(jì)

應(yīng)用的愈加成熟，利用DDS原理在FPGA平臺(tái)上開(kāi)發(fā)高性能的多種波形信號(hào)發(fā)生器與基于DDS芯片的信號(hào)發(fā)生器相比，成本更低，操作更加靈活，而且還能根據(jù)要求在線更新配置，系統(tǒng)開(kāi)發(fā)趨于軟件化、自定義化。本

2012-05-12 23:01:54

【Z-turn Board試用體驗(yàn)】+基于FPGA和DDS技術(shù)的三相正弦波的發(fā)生器設(shè)計(jì)

芯片的可編程性和實(shí)現(xiàn)方案易改動(dòng)的特點(diǎn),提出了一種基于FPGA和DDS技術(shù)的任意波形發(fā)生器設(shè)計(jì)方案。目前任意波形發(fā)生器的設(shè)計(jì)還在進(jìn)行中。本文只給出實(shí)驗(yàn)階段的三相正弦波的產(chǎn)生代碼和仿真波形，產(chǎn)生的并不是任意波形了。DDS設(shè)計(jì)要求：頻率分辨率

2015-05-30 10:50:36

【小梅哥FPGA】帶上位機(jī)的高速雙通道DDS信號(hào)發(fā)生器

`之前一直有網(wǎng)友反映我們的《FPGA自學(xué)筆記——設(shè)計(jì)與驗(yàn)證》一書中雙通道DDS信號(hào)發(fā)生器做板級(jí)驗(yàn)證有點(diǎn)麻煩，新手可能不適應(yīng)，因?yàn)樾枰l(fā)送的指令比較多，使用串口調(diào)試助手不是很方便，因此小梅哥特意

2018-06-01 09:57:34

【小梅哥帶你做項(xiàng)目】基于DDS技術(shù)的信號(hào)發(fā)生器系統(tǒng)

各位FPGA用戶大家好，為了給本版塊營(yíng)造更良好的學(xué)習(xí)氛圍，現(xiàn)特邀請(qǐng)我們的版主小梅哥帶我們一起做項(xiàng)目【基于DDS技術(shù)的信號(hào)發(fā)生器系統(tǒng)】歡迎大家一起跟帖交流學(xué)習(xí)！題目：設(shè)計(jì)一個(gè)基于DDS技術(shù)的信號(hào)

2014-12-09 16:31:29

介紹一種不錯(cuò)的基于DDS器件AD9851的信號(hào)發(fā)生器設(shè)計(jì)方案

求大佬分享一款基于DDS器件AD9851的信號(hào)發(fā)生器設(shè)計(jì)方案

2021-04-12 06:35:26

基于 DDS 原理，應(yīng)用 FPGA 開(kāi)發(fā) 信號(hào)發(fā)生器

現(xiàn)在很多信號(hào)發(fā)生器是基于 DDS 技術(shù)開(kāi)發(fā)的。但是看其性能指標(biāo)有些不明白的地方，不知道是怎么實(shí)現(xiàn)的？比如采樣率是 500MSa/s, 輸出頻率 100MHz那么他是怎么做到最大頻率下不失真的呢？假如是基于 DDS的話，按照上面的指標(biāo)，一個(gè)正弦周期是用5個(gè)點(diǎn)來(lái)描繪的。波形應(yīng)該不會(huì)很好的才是。

2020-10-13 16:21:42

基于DDS信號(hào)發(fā)生器輸出的方波信號(hào)

最近在做DDS信號(hào)發(fā)生器，請(qǐng)教一下大神有沒(méi)有能使發(fā)生器輸出的方波信號(hào)升降沿可調(diào)的

2020-06-24 10:16:48

基于DDS原理和FPGA技術(shù)的基本信號(hào)發(fā)生器設(shè)計(jì)

摘要：本設(shè)計(jì)基于DDS原理和FPGA技術(shù)按照順序存儲(chǔ)方式，將對(duì)正弦波、方波、三角波、鋸齒波四種波形的取樣數(shù)據(jù)依次全部存儲(chǔ)在ROM波形表里，通過(guò)外接設(shè)備撥扭開(kāi)關(guān)和鍵盤控制所需波形信號(hào)的輸出，最終將波形

2019-06-21 07:10:53

基于DDS的波形發(fā)生器

最近在做基于DDS的信號(hào)發(fā)生器，MCU用的是STC12C5A60S2單片機(jī)，可以發(fā)生正弦波0~50Mhz內(nèi)都很穩(wěn)定，頻率可步進(jìn)，但是不知道如何去產(chǎn)生一個(gè)占空比可控的方波，求大神指導(dǎo)代碼，用的DDS是AD9854模塊。

2016-08-05 21:26:44

基于FPGA和DDS的數(shù)字調(diào)制信號(hào)發(fā)生器該怎么設(shè)計(jì)？

信號(hào)發(fā)生器種類很多，按是否利用頻率合成技術(shù)來(lái)分，可分為非頻率合成式信號(hào)發(fā)生器與頻率合成式信號(hào)發(fā)生器。其中頻率合成式信號(hào)發(fā)生器的頻率準(zhǔn)確度和穩(wěn)定度都很高，且頻率連續(xù)可調(diào)，是信號(hào)發(fā)生器的發(fā)展方向。頻率

2019-09-26 06:45:26

基于FPGA的DDS信號(hào)發(fā)生器

求一個(gè)基于FPGA的DDS信號(hào)發(fā)生器設(shè)計(jì)，最好有DA模塊和相位累加器模塊的代碼。

2019-03-18 22:09:03

基于FPGA的IP核的DDS信號(hào)發(fā)生器如何用IP核

我畢業(yè)設(shè)計(jì)要做一個(gè)基于FPGA的IP核的DDS信號(hào)發(fā)生器，但是我不會(huì)用DDS的IP核，有沒(méi)有好人能發(fā)我一份資料如何用IP核的呀。我的瀏覽器下載不了網(wǎng)站上的資料，所以只能發(fā)帖求幫忙了。

2015-03-10 11:46:40

基于FPGA的雙路低頻信號(hào)發(fā)生器設(shè)計(jì)

基于FPGA的雙路低頻信號(hào)發(fā)生器設(shè)計(jì)摘要本設(shè)計(jì)是基于Altera公司的Cyclone II系列EP2C8Q208C8N芯片的雙路低頻信號(hào)發(fā)生器。系統(tǒng)應(yīng)用FPGA內(nèi)部特有的可配置IP核和鎖相環(huán)等

2018-08-23 15:32:05

基于ALTERA實(shí)現(xiàn)的DDS信號(hào)發(fā)生器設(shè)計(jì)

基于ALTERA實(shí)現(xiàn)的DDS信號(hào)發(fā)生器設(shè)計(jì)

2017-05-12 15:08:10

基于STM32示波器DDS信號(hào)發(fā)生器

支持最高125 MSPS的更新速率。該DDS信號(hào)發(fā)生器采用STM32VET6作為主控制芯片，DDS芯片采用AD9708，外部接口支持手動(dòng)按鍵、SD卡、USB接口等。電路主要有STM32最小系統(tǒng)和電源

2018-08-28 17:18:01

基于labview和fpga信號(hào)發(fā)生器的設(shè)計(jì)資料分享

基于labview和fpga的信號(hào)發(fā)生器要求：【1】正弦波、方波、鋸齒波、三角波。【2】頻率、幅值、相位可調(diào)，調(diào)節(jié)步進(jìn)值：頻率0.1，幅值0.1，相位1；【3】頻率最高：20k；峰值最高：3.3

2022-01-18 07:35:42

基于直接數(shù)字合成(DDS)技術(shù)的信號(hào)發(fā)生器

一、我所知道的信號(hào)發(fā)生器信號(hào)發(fā)生器，通俗也稱為信號(hào)源。顧名思義，信號(hào)發(fā)生器是用于產(chǎn)生特定參數(shù)電信號(hào)的電子裝置。信號(hào)發(fā)生器是一個(gè)龐大的概念，根據(jù)不同的分類依據(jù)，可以劃分出不同的類型。如依輸出頻率高低

2021-08-09 09:18:26

如何制作一套波形發(fā)生系統(tǒng)？

本設(shè)計(jì)中涉及到單片機(jī)匯編語(yǔ)言、VHDL語(yǔ)言的運(yùn)用，充分地利用了二者的優(yōu)點(diǎn)，制作了一套波形發(fā)生系統(tǒng)。

2021-04-21 06:09:29

如何使用STM32單片機(jī)去制作一種低頻信號(hào)發(fā)生器呢

如何使用STM32單片機(jī)去制作一種低頻信號(hào)發(fā)生器呢？如何使用STM32單片機(jī)去制作一種簡(jiǎn)易示波器呢？

2021-11-05 06:09:34

如何利用FPGA和DDS技術(shù)實(shí)現(xiàn)正弦信號(hào)發(fā)生器的設(shè)計(jì)

DDS電路的工作原理是什么如何利用FPGA和DDS技術(shù)實(shí)現(xiàn)正弦信號(hào)發(fā)生器的設(shè)計(jì)

2021-04-28 06:35:23

如何利用FPGA設(shè)計(jì)DDS信號(hào)發(fā)生器？

DDS的工作原理和基本結(jié)構(gòu)基于FPGA的DDS信號(hào)發(fā)生器的設(shè)計(jì)如何建立頂層模塊？

2021-04-09 06:46:42

如何設(shè)計(jì)一種基于DDS器件AD9951的射頻正弦波信號(hào)發(fā)生器？

設(shè)計(jì)一種基于DDS器件AD9951的射頻正弦波信號(hào)發(fā)生器，通過(guò)設(shè)計(jì)、制作和調(diào)試，所得實(shí)驗(yàn)結(jié)果較好，隨后進(jìn)行分析，提出了改進(jìn)意見(jiàn)。

2021-04-07 06:24:46

如何設(shè)計(jì)基于FPGA的DDS信號(hào)發(fā)生器？

信號(hào)發(fā)生器又稱信號(hào)源或振蕩器，在生產(chǎn)實(shí)踐和科技領(lǐng)域中有著廣泛的應(yīng)用。能夠產(chǎn)生多種波形，如三角波、鋸齒波、矩形波(含方波)、正弦波的電路被稱為函數(shù)信號(hào)發(fā)生器。

2019-11-11 08:07:57

小白求問(wèn)，基于FPGA的函數(shù)信號(hào)發(fā)生器要怎么實(shí)現(xiàn)。

看了挺多文獻(xiàn)了，現(xiàn)在僅僅有一點(diǎn)VerilogHDL的知識(shí)，之前了解過(guò)一點(diǎn)FPGA的設(shè)計(jì)，但是還是有很多地方看不懂。想問(wèn)一下DDS信號(hào)發(fā)生器和函數(shù)信號(hào)發(fā)生器的區(qū)別。

2020-02-19 21:25:01

怎么利用FPGA設(shè)計(jì)基于DDS的信號(hào)發(fā)生器？

本文在討論DDS的基礎(chǔ)上，介紹利用FPGA設(shè)計(jì)的基于DDS的信號(hào)發(fā)生器。

2021-05-06 09:54:10

怎么實(shí)現(xiàn)信號(hào)發(fā)生器系統(tǒng)的FPGA設(shè)計(jì)？

怎么實(shí)現(xiàn)信號(hào)發(fā)生器系統(tǒng)的FPGA設(shè)計(jì)？

2021-09-30 06:35:31

怎么實(shí)現(xiàn)基于FPGA+DDS的正弦信號(hào)發(fā)生器的設(shè)計(jì)？

介紹了DDS的發(fā)展歷史及其兩種實(shí)現(xiàn)方法的特點(diǎn)，論述了DDS的基本原理，并提出一種基于FPGA的DDS信號(hào)發(fā)生器的設(shè)計(jì)方法，使DDS信號(hào)發(fā)生器具有調(diào)頻、調(diào)相的功能，最后對(duì)其性能進(jìn)行了分析。實(shí)驗(yàn)表明該系統(tǒng)具有設(shè)計(jì)合理、可靠性高、結(jié)構(gòu)簡(jiǎn)單等特點(diǎn)，具有很好的實(shí)用價(jià)值。

2021-05-11 06:58:58

怎么設(shè)計(jì)基于FPGA和虛擬儀器的DDS信號(hào)發(fā)生器？

)。DDS是開(kāi)環(huán)系統(tǒng)，無(wú)反饋環(huán)節(jié)，輸出響應(yīng)速度快，頻率穩(wěn)定度高。因此直接數(shù)字頻率合成技術(shù)是目前頻率合成的主要技術(shù)之一。文中的主要內(nèi)容是采用FPGA結(jié)合虛擬儀器技術(shù)，進(jìn)行DDS信號(hào)發(fā)生器的開(kāi)發(fā)。

2019-09-29 08:08:12

怎樣去設(shè)計(jì)一個(gè)基于DDS技術(shù)的正弦波信號(hào)發(fā)生器

摘要本系統(tǒng)采用AT89S51單片機(jī)為核心，輔以必要的模擬，數(shù)字電路，構(gòu)成了一個(gè)基于DDS技術(shù)的正弦波信號(hào)發(fā)生器。該軟件系統(tǒng)采用4*4鍵盤操作，以菜單形式進(jìn)行顯示，操作方便簡(jiǎn)單，軟件增加了許多

2021-12-08 08:02:36

怎樣去設(shè)計(jì)一種基于FPGA的正弦信號(hào)發(fā)生器

怎樣去設(shè)計(jì)一種基于FPGA的正弦信號(hào)發(fā)生器？如何對(duì)基于FPGA的正弦信號(hào)發(fā)生器進(jìn)行仿真？

2021-09-28 06:31:34

怎樣去設(shè)計(jì)一種基于STM32的DDS信號(hào)發(fā)生器呢

STM32內(nèi)部的12位ADC是怎樣輸出各個(gè)電壓的？怎樣去設(shè)計(jì)一種基于STM32的DDS信號(hào)發(fā)生器呢？

2021-10-19 08:13:38

怎樣去設(shè)計(jì)基于FPGA的正弦信號(hào)發(fā)生器

前言用FPGA做正弦信號(hào)發(fā)生器是我上大學(xué)期間在實(shí)驗(yàn)室里做的，主要用的ROM-IP和DA數(shù)模轉(zhuǎn)化芯片，將數(shù)字信號(hào)轉(zhuǎn)為模擬信號(hào)后，通過(guò)示波器進(jìn)行顯示。我記得當(dāng)時(shí)用FPGA做了正弦、三角波、方波信號(hào)，然后

2021-07-26 07:19:19

求學(xué) 基于DDS芯片的正弦波發(fā)生器

，主要由DDS正弦信號(hào)發(fā)生器及增益匹配電路、調(diào)制信號(hào)發(fā)生器、調(diào)幅電路、調(diào)頻電路鍵盤與顯示電路等組成。主要性能指標(biāo)（1）正弦波輸出頻率范圍：1kHz～10MHz；（2）具有頻率設(shè)置功能，頻率步進(jìn)

2014-07-17 09:44:22

淺析DDS信號(hào)發(fā)生器

DDS信號(hào)發(fā)生器采用直接數(shù)字頻率合成(Direct Digital Synthesis，簡(jiǎn)稱DDS)技術(shù)，把信號(hào)發(fā)生器的頻率穩(wěn)定度、準(zhǔn)確度提高到與基準(zhǔn)頻率相同的水平，并且可以在很寬的頻率范圍內(nèi)進(jìn)行

2021-08-04 06:09:37

基于DDS技術(shù)的智能信號(hào)發(fā)生器的設(shè)計(jì)

本文提出了一種以直接數(shù)字頻率合成（DDS）技術(shù)為基礎(chǔ)的信號(hào)發(fā)生器的設(shè)計(jì)。采用單片機(jī)AT89C51 控制DDS 芯片AD9850 產(chǎn)生頻率可調(diào)的正弦信號(hào)，并通過(guò)低通濾波器得到純正的信號(hào)，最

2009-06-03 11:42:31

基于DDS技術(shù)的高頻正弦波發(fā)生器的設(shè)計(jì)

以混合信號(hào)單片機(jī)C8051F020 及DDS 芯片AD9834 為核心，采用直接數(shù)字合成（DDS）技術(shù)完成多功能高頻正弦信號(hào)發(fā)生器的設(shè)計(jì)。該正弦信號(hào)發(fā)生器可輸出可調(diào)頻穩(wěn)定正弦信號(hào)，頻率最高

2009-08-10 15:27:03

107

基于ATmega8的DDS信號(hào)發(fā)生器的設(shè)計(jì)

本文介紹了由AVR 單片機(jī)ATmega8 控制DDS 芯片AD9832 開(kāi)發(fā)的一種高頻率精度信號(hào)發(fā)生器，著重討論了DDS 技術(shù)的基本工作原理、特點(diǎn)，以及ATmega8 控制系統(tǒng)的硬件結(jié)構(gòu)和基于BASCOM-AVR

2009-09-08 10:11:03

基于DDS技術(shù)的高頻正弦波發(fā)生器的設(shè)計(jì)

2009-12-18 15:32:15

111

基于FPGA的DDS信號(hào)源設(shè)計(jì)與實(shí)現(xiàn)

基于FPGA的DDS信號(hào)源設(shè)計(jì)與實(shí)現(xiàn) 利用DDS和 FPGA 技術(shù)設(shè)計(jì)一種信號(hào)發(fā)生器.介紹了該信號(hào)發(fā)生器的工作原理、設(shè)計(jì)思路及實(shí)現(xiàn)方法.在 FPGA 器件上實(shí)現(xiàn)了基于 DDS技

2010-02-11 08:48:05

223

低頻三相函數(shù)信號(hào)發(fā)生器的制作

低頻三相函數(shù)信號(hào)發(fā)生器的制作設(shè)計(jì)并制作一臺(tái)低頻三相函數(shù)信號(hào)發(fā)生器.

2010-04-12 15:00:32

DDS數(shù)字移相正弦信號(hào)發(fā)生器的設(shè)計(jì)

在直接數(shù)字頻率合成器(DDS)的基礎(chǔ)上，利用現(xiàn)場(chǎng)可編程門陣列(FPGA)設(shè)計(jì)一款數(shù)字移相正弦信號(hào)發(fā)生器，并通過(guò)Altera公司的DE2開(kāi)發(fā)板來(lái)驗(yàn)證．在輸入環(huán)節(jié)加入一個(gè)數(shù)據(jù)鎖存器，用“

2010-10-20 16:37:02

129

基于DDS的幅值可調(diào)信號(hào)發(fā)生器的設(shè)計(jì)

提出了一種基于DDS (Direct Digital Synthesize) AD9850的頻率、相位、幅值均可調(diào)節(jié)的正弦信號(hào)發(fā)生器。該正弦信號(hào)發(fā)生器采用AT89S52單片機(jī)為控制器，D/A轉(zhuǎn)換器TLC5615與乘法器AD534相結(jié)合，實(shí)

2010-12-16 16:14:38

基于DDS的波形發(fā)生器設(shè)計(jì)

基于DDS的波形發(fā)生器設(shè)計(jì) 0 引言　　隨著信息技術(shù)的發(fā)展及測(cè)試對(duì)象不斷豐富，現(xiàn)代電子系統(tǒng)對(duì)波形發(fā)生器也提出了更高的要求。傳統(tǒng)的模

2010-01-27 10:49:51

1601

基于DDS技術(shù)的信號(hào)發(fā)生器研究與實(shí)現(xiàn)策略

基于DDS技術(shù)的信號(hào)發(fā)生器研究與實(shí)現(xiàn)策略研究了一種基于DDS芯片AD9850和單片機(jī)AT89S52的信號(hào)發(fā)生器系統(tǒng)，能夠產(chǎn)生正弦波、三角波和方波三種波形。該系統(tǒng)頻率、幅值

2010-04-23 11:41:56

2219

微型DDS信號(hào)發(fā)生器

本文主要介紹的是微型的DDS信號(hào)發(fā)生器的原理和設(shè)計(jì)，整個(gè)系統(tǒng)是以AT89S51為控制，外部ROM為存儲(chǔ)，AD9850芯片和溫度補(bǔ)償晶體振蕩器構(gòu)成的微型DDS信號(hào)發(fā)生器，采用DM-162點(diǎn)陣液晶顯示模塊

2011-05-05 15:55:36

121

基于FPGA的DDS基本信號(hào)發(fā)生器的設(shè)計(jì)

本設(shè)計(jì)基于DDS原理和FPGA技術(shù)按照順序存儲(chǔ)方式，將對(duì)正弦波、方波、三角波、鋸齒波四種波形的取樣數(shù)據(jù)依次全部存儲(chǔ)在ROM波形表里，通過(guò)外接設(shè)備撥扭開(kāi)關(guān)和鍵盤控制所需波形信號(hào)的

2012-07-12 14:23:15

基于FPGA和虛擬儀器的DDS信號(hào)發(fā)生器設(shè)計(jì)

將虛擬儀器技術(shù)同FPGA技術(shù)結(jié)合，設(shè)計(jì)了一個(gè)頻率可控的DDS任意波形信號(hào)發(fā)生器。在闡述直接數(shù)字頻率合成技術(shù)的工作原理、電路構(gòu)成的基礎(chǔ)上，分別介紹了上位機(jī)虛擬儀器監(jiān)控面板的功

2012-08-13 17:24:27

基于FPGA的DDS雜散分析及抑制方法

首先介紹了采用直接數(shù)字頻率合成（DDS）技術(shù)的正弦信號(hào)發(fā)生器的基本原理和采用FPGA實(shí)現(xiàn)DDS信號(hào)發(fā)生器的基本方法，然后結(jié)合DDS的原理分析了采用DDS方法實(shí)現(xiàn)的正弦信號(hào)發(fā)生器的優(yōu)缺點(diǎn)

2012-11-26 16:23:32

基于FPGA和DDS的數(shù)字調(diào)制信號(hào)發(fā)生器設(shè)計(jì)

為了提高數(shù)字調(diào)制信號(hào)發(fā)生器的頻率準(zhǔn)確度和穩(wěn)定度，并使其相關(guān)技術(shù)參數(shù)靈活可調(diào)，提出了基于FPGA和DDS技術(shù)的數(shù)字調(diào)制信號(hào)發(fā)生器設(shè)計(jì)方法。利用Matlab/Simulink、DSP Builder、QuartusⅡ 3個(gè)

2013-04-27 16:50:59

183

信號(hào)發(fā)生器原理_DDS芯片及應(yīng)用_DDS信號(hào)發(fā)生器設(shè)計(jì)

本專題匯集了四十種DDS信號(hào)發(fā)生器各部分資料，包括信號(hào)發(fā)生器原理，DDS芯片及應(yīng)用，信號(hào)發(fā)生器電路圖及DDS信號(hào)發(fā)生器設(shè)計(jì)，為你免除大量自行搜索的時(shí)間,讓你深入了解DDS信號(hào)發(fā)生器。

2015-06-23 10:41:36

基于FPGA的正弦信號(hào)發(fā)生器

基于FPGA的正弦信號(hào)發(fā)生器的技術(shù)論文

2015-10-30 10:39:05

基于ARM與DDS的高精度正弦信號(hào)發(fā)生器設(shè)計(jì)

基于ARM與DDS的高精度正弦信號(hào)發(fā)生器設(shè)計(jì)

2016-01-04 15:02:29

基于DDS的信號(hào)發(fā)生器設(shè)計(jì)

基于dds函數(shù)信號(hào)發(fā)生器，用單片機(jī)及dds實(shí)現(xiàn)正玄波，三角波，矩形波的產(chǎn)生

2016-01-11 14:55:21

DDS多波信號(hào)發(fā)生器的實(shí)現(xiàn)

詳細(xì)介紹了直接數(shù)字頻率合成器（DDS）的工作原理、基本結(jié)構(gòu)。在參考DDS 相關(guān)文獻(xiàn)的基礎(chǔ)上，提出了符合結(jié)構(gòu)的DDS 設(shè)計(jì)方案，利用DDS 技術(shù)設(shè)計(jì)了一種高頻率精度的多波形信號(hào)發(fā)生器，此設(shè)計(jì)基于可編程邏輯器件FPGA，采用Max+PlusⅡ開(kāi)發(fā)平臺(tái)，由Verilog_HDL 編程實(shí)現(xiàn)。

2016-11-22 14:35:13

DDS芯片AD9851在頻率合成信號(hào)發(fā)生器中的應(yīng)用

DDS芯片AD9851在頻率合成信號(hào)發(fā)生器中的應(yīng)用

2016-12-17 21:16:26

dds信號(hào)發(fā)生器功能及原理

DDS（ Direct digital synthesis）直接數(shù)字頻率合成是從相位概念出發(fā)直接合成所需波形的一種新的顏率合成技術(shù)，它將先進(jìn)的數(shù)字處理理論與方法引入信號(hào)合成領(lǐng)域。 DDS信號(hào)發(fā)生器

2017-11-03 09:56:55

10947

DDS工作原理及基于AD9854的信號(hào)發(fā)生器的設(shè)計(jì)

等特點(diǎn)。文中詳細(xì)分析了該信號(hào)發(fā)生器的系統(tǒng)結(jié)構(gòu)、軟硬件設(shè)計(jì)和具體實(shí)現(xiàn)電路。 DDS 工作原理 AD9854 中使用的 DDS 技術(shù)是根據(jù)奈奎斯特采樣定律，從連續(xù)信號(hào)的相位出發(fā)將一個(gè)正弦信號(hào)取樣、量化、編碼，形成一個(gè)正弦函數(shù)表，存于 EPROM 中; 合成時(shí)，通過(guò)改變相

2017-11-16 14:49:41

基于FPGA和PWM的多路信號(hào)發(fā)生器設(shè)計(jì)

基于運(yùn)放的信號(hào)發(fā)生器精度低且穩(wěn)定性和可調(diào)節(jié)性差，而基于DDS的信號(hào)發(fā)生器則成本高、電路復(fù)雜。為此提出了基于FPGA+PWM的多路信號(hào)發(fā)生器設(shè)計(jì)方法。該方法硬件上無(wú)需DAC與多路模擬開(kāi)關(guān)，由FPGA產(chǎn)生調(diào)制輸出波形信號(hào)所需的PWM脈沖波，經(jīng)二階低通濾波和放大電路后即可得到所需波形信號(hào)。

2017-11-18 09:42:01

6332

基于FPGA的DDS信號(hào)發(fā)生器設(shè)計(jì)方案解析

2017-12-04 11:40:09

DDS函數(shù)信號(hào)發(fā)生器是什么_DDS函數(shù)信號(hào)發(fā)生器原理及使用方法

DDS信號(hào)發(fā)生器采用直接數(shù)字頻率合成（DirectDigitalSynthesis，簡(jiǎn)稱DDS）技術(shù)，把信號(hào)發(fā)生器的頻率穩(wěn)定度、準(zhǔn)確度提高到與基準(zhǔn)頻率相同的水平，并且可以在很寬的頻率范圍內(nèi)進(jìn)行精細(xì)的頻率調(diào)節(jié)。采用這種方法設(shè)計(jì)的信號(hào)源可工作于調(diào)制狀態(tài)，可對(duì)輸出電平進(jìn)行調(diào)節(jié)，也可輸出各種波形。

2018-01-08 10:26:51

18741

DDS函數(shù)信號(hào)發(fā)生器是什么_DDS函數(shù)信號(hào)發(fā)生器簡(jiǎn)單介紹

本文對(duì)DDS函數(shù)信號(hào)發(fā)生器的結(jié)構(gòu)原理、優(yōu)點(diǎn)、主要功能特性、主要技術(shù)指標(biāo)四個(gè)方面進(jìn)行了簡(jiǎn)單的介紹。

2018-01-08 10:41:50

13728

基于fpga實(shí)現(xiàn)信號(hào)發(fā)生器

本文檔內(nèi)容介紹了基于fpga實(shí)現(xiàn)信號(hào)發(fā)生器，供參考

2018-04-20 15:23:35

使用FPGA實(shí)現(xiàn)2ASK和2FSK信號(hào)發(fā)生器

論述了DDS的基本原理，給出了利用FPGA實(shí)現(xiàn)基于DDS的2ASK/2FSK信號(hào)發(fā)生器的設(shè)計(jì)方法，重點(diǎn)介紹了其原理和電路，最后給出了基于.FPGA設(shè)計(jì)的實(shí)驗(yàn)結(jié)果.

2021-03-24 09:12:00

基于FPGA和嵌入式的DDS信號(hào)發(fā)生器

為了對(duì)直接數(shù)字頻率合成技術(shù)進(jìn)行直觀的研究，同時(shí)滿足對(duì)信號(hào)源可配置性及靈活操作的目的，采用了基于嵌入式系統(tǒng)與FPGA為從機(jī)，以PC機(jī)作為虛擬儀器操作界面的方法設(shè)計(jì)了直接數(shù)字頻率合成信號(hào)發(fā)生器，系統(tǒng)

2021-05-11 10:27:22

基于FPGA和DAC設(shè)計(jì)的dds發(fā)生器

基于FPGA和DAC設(shè)計(jì)的dds發(fā)生器(普德新星電源技術(shù)有限公司的LoGo)-該文檔為基于FPGA和DAC設(shè)計(jì)的dds發(fā)生器總結(jié)文檔，是一份很不錯(cuò)的參考資料，具有較高參考價(jià)值，感興趣的可以下載看看………………

2021-09-16 12:09:10

基于STM32的DDS信號(hào)發(fā)生器

2021-12-02 18:51:18

DDS信號(hào)發(fā)生器的理解與實(shí)現(xiàn)

DDS信號(hào)發(fā)生器采用直接數(shù)字頻率合成（Direct Digital Synthesis，簡(jiǎn)稱DDS）技術(shù)，把信號(hào)發(fā)生器的頻率穩(wěn)定度、準(zhǔn)確度提高到與基準(zhǔn)頻率相同的水平，并且可以在很寬的頻率范圍內(nèi)進(jìn)行精細(xì)的頻率調(diào)節(jié)。采用這種方法設(shè)計(jì)的信號(hào)源可工作于調(diào)制狀態(tài)，可對(duì)輸出電平進(jìn)行調(diào)節(jié)，也可輸出各種波形。

2022-09-01 15:21:32

1969

FPGA的信號(hào)發(fā)生器

本設(shè)計(jì)以FPGA為控制核心，采用直接數(shù)字頻率合成（DDS）設(shè)計(jì)了一款信號(hào)可調(diào)的信號(hào)發(fā)生器，采用的FPGA是Altera公司研發(fā)的的Cyclnoe II系列，所選用的型號(hào)是EP4C6F17C8，外圍

2022-12-22 11:08:05

FPGA常用運(yùn)算模塊-DDS信號(hào)發(fā)生器

本文是本系列的第六篇，本文主要介紹FPGA常用運(yùn)算模塊-DDS信號(hào)發(fā)生器，xilinx提供了相關(guān)的IP以便于用戶進(jìn)行開(kāi)發(fā)使用。

2023-05-24 10:37:18

3733

已全部加載完成

搜索歷史

如何去制作一套完整的基于FPGA的DDS信號(hào)發(fā)生器系統(tǒng)

評(píng)論