本文主要基于 Altera Agilex 7 I 系列的開(kāi)發(fā)板，做基于 400G 以太網(wǎng)的 IP 的板級(jí)評(píng)估，熟悉 Agilex 7 器件與 IP 功能，實(shí)際測(cè)評(píng) 400G 的以太網(wǎng) IP 性能指標(biāo)。

開(kāi)發(fā)套件概述

Altera Agilex I 系列 FPGA 開(kāi)發(fā)套件為需要 PCI Express * (PCIe*) 5.0 (32 GT/s)、Compute Express Link* (CXL) v1.1 或 400G 以太網(wǎng)連接的設(shè)計(jì)提供了一個(gè)完整的原型開(kāi)發(fā)和參考平臺(tái)。

使用 Agilex 7 FPGA I 系列 FPGA 開(kāi)發(fā)套件可以：

使用 Altera 或第三方的適用 IP*，利用符合 PCI-Express 外形規(guī)格的開(kāi)發(fā)板開(kāi)發(fā)和測(cè)試 PCIe 5.0 x16 (每通道高達(dá) 32 GT/s) 設(shè)計(jì)。

使用 Altera 或第三方的適用 IP，開(kāi)發(fā)和測(cè)試 CXL v1.1/2.0 x16 設(shè)計(jì)。

使用適用的 Altera 或第三方 IP 開(kāi)發(fā)和測(cè)試高速以太網(wǎng) (最多 400G 總帶寬)。

通過(guò) MCIO 連接器/電纜連接到子卡，以提供額外的連接或內(nèi)存選項(xiàng)。

操作準(zhǔn)備與說(shuō)明

本次測(cè)試使用的軟件版本為：Quartus Prime Pro Edition 23.1，測(cè)試使用的板子是：Agilex I-Series FPGA Dev Kit (2x R-Tile and 1x F-Tile)，這個(gè)板子有兩個(gè)光口：一個(gè) 200G 光口，一個(gè) 400G 光口。由于光模塊正常工作需要控制 LPMode、RESET_L 兩個(gè)信號(hào)，只有兩個(gè)信號(hào)都為高電平時(shí)，光模塊才能正常工作。開(kāi)發(fā)板默認(rèn) LPMode 為低電平，所以光模塊處于低功耗狀態(tài)，因此需要控制 FPC202 讓 LPMode 為高電平。

圖1 FPC202 原理圖

操作步驟

Setp1：控制光模塊信號(hào)

1. 使用 Quartus Prime Pro Edition 軟件版本 23.1，啟動(dòng) Nios II Command Shell。

圖2 Nios II Command Shell

2. 基于 Nios II Command Shell，將路徑切換到 software 文件夾內(nèi)含有如下 3 個(gè)文件的路徑下面，如下圖 (圖3) 標(biāo)記紅色方框所示：

圖3 路徑切換文件

3. 使用 programmer 下載 sof 文件 (bts_config.sof) 到開(kāi)發(fā)板中。

4. 使用 run.sh 下載 fm8_fpga_nios2.elf ?文件，需要注意 elf 與 sh 文件必須放在一個(gè)文件夾下面，運(yùn)行指令：./run.sh 1 1 0。

5. 配置運(yùn)行 sh 文件，運(yùn)行成功的界圖信息如下圖 (圖4)，需要打印出 success。

圖4 sh 文件運(yùn)行成功信息界面

Setp2：下載 sof 文件，啟動(dòng)軟件測(cè)試環(huán)境

1. 使用 programmer 下載含有 400G 功能的 sof 文件。

2. 啟動(dòng) System Debugging Toolkits，如下圖 (圖5) 所示：

圖5 啟動(dòng) System Debugging Toolkits

3. 基于下圖 (圖6) 的 Tcl Console 窗口界面，確認(rèn)將工作路徑切換到含有 ttk_helper_ftile_v2p3.tcl 的路徑下面，分別執(zhí)行下面的 4 條指令：

source ttk_helper_ftile_v2p3.tcl
set_media_mode ftile_phy_0 8 0x14 0
reset_phy ftile_phy_0 1
show_pma_settings_ftile ftile_phy_0 8 1

圖6 Tcl Console 窗口界面

4. 確認(rèn)底層信號(hào)狀態(tài)，相關(guān)狀態(tài)如下圖 (圖7) 所示：

圖7 底層信號(hào)狀態(tài)顯示界面

5. 基于下圖 (圖8) 標(biāo)記的順序，測(cè)試網(wǎng)絡(luò)報(bào)文。

圖8 網(wǎng)絡(luò)報(bào)文測(cè)試順序

總結(jié)

本文主要介紹了如何使用 Altera 的開(kāi)發(fā)套件快速對(duì) 400G Ethernet IP 做相關(guān)的技術(shù)評(píng)估，從而加快研發(fā)速度，降低設(shè)計(jì)風(fēng)險(xiǎn)。欲了解更多 Altera 相關(guān)方案或技術(shù)信息，請(qǐng)與駿龍科技當(dāng)?shù)氐霓k事處聯(lián)系。