?

　　時間的精確和統一是變電站自動化系統的最基本要求。只有電力系統中的各種自動化設備(如故障錄波器、繼電保護裝置、RTU微機監控系統等)采用統一的時間基準，在發生事故時，才能根據故障錄波數據，以及各開關、斷路器動作的先后順序和準確時間，對事故的原因、過程進行準確分析。統一精確的時間是保證電力系統安全運行，提高運行水平的一個重要措施。全球定位系統(GPS)的出現為實現這些需求提供了可能。

　　基于GPS的對時方式有3種：1)脈沖對時方式;2)串行口對時方式;3)IRIG-B時間編碼對時方式。脈沖對時和串行口對時各有優缺點，前者精度高但是無法直接提供時間信息，而后者對時精度比較低。IRIG-B碼對時方式兼顧了兩者的優點，是一種精度很高并且又含有絕對的精確時間信息的對時方式，采用IRIC-B碼對時，就不再需要現場總線的通信報文對時，也不再需要GPS輸出大量脈沖節點信號。國家電網公司發布的技術規范中明確要求新投運的需要授時的變電站自動化系統間隔層設備，原則上應采用IRIG-B碼(DC)方式實現對時。

　　1 繼電保護裝置對時方案

　　一個變電站內配置一套時間同步系統，該時間同步系統可由一面或多面時鐘裝置屏組成。時問同步系統的結構可采用主從式或主備式結構。時間同步系統與被授時的繼電保護裝置之間采用EIA RS-422/485接口標準來傳輸IRIG-B(DC)碼信號。不同廠家的保護裝置僅需具有EIA RS422/485接口的IRIG-B碼解碼器，即可接入變電站統一對時網絡。保護裝置內嵌IRIG-B碼解碼模塊，采用圖1中的對時模式，即由IRIG-B碼解碼模塊檢測出時間信息和對時脈沖，通過串口將時間信息直接下發到各個功能插件。各功能插件都直接從對時模塊引入對時脈沖。

?

　　2 IRIG-B碼解碼模塊的硬件設計

　　早期的B碼解碼設備多采用TTL集成電路與單片機相結合的方法來實現，利用門電路和觸發器從編碼信號中提取出秒同步信號，而用單片機實現時間信息的解碼。目前該方法仍在使用，但該方法存在器件較多，結構復雜，可靠性差、同步精度不高、通用性差、不利于功能擴展等問題。

　　為了解決上述問題，在本設計中，采用CPLD芯片來實現IRIG-B碼的解碼，采用的是Altera公司的EPM3256。開發仿真軟件采用的是MAX+PLUSⅡ，它可以進行原理圖編輯和VHDL語言編輯，并支持這些編輯方式的混合設計。在本設計中利用VHDL語言進行底層模塊的設計，用原理圖進行上層模塊的設計。該軟件具有門級仿真功能，可以進行功能和時序仿真，并且支持目標程序在線下載。

　　外部接入的IRIG-B編碼信號是用RS485電平傳輸的差分信號，需變換為TTL信號，轉換芯片為AD公司的ADM2483，該芯片是帶隔離的增強型RS485收發器，有失效保護、短路電流限制、熱關斷和恢復等功能。外接的5 MHz信號來源于5 MHz的有源晶振。硬件框圖如圖2所示。

?

　　3 IRIG-B碼解碼模塊的軟件設計

　　3.1 IRIG-B碼原理

　　IRIG(Inter Range Instrumentation Group)碼是美國靶場司令委員會制定的一種時間標準，共有4種并行二進制時間碼格式和6種串行二進制時間碼格式。其中最常用的是IRIG-B時間碼格式。B碼可以分為直流(DC)碼和交流(AC)碼，交流碼是1 kHz的正弦波載頻對直流碼進行幅度調制后形成的;直流碼采用脈寬編碼方式。每秒1幀，含100個碼元，每個碼元寬度為10ms。碼元有3種，位置標識符的脈寬是8ms(位置標識P0～P9和參考標志Pr)，二進制“1”和“0”的脈寬分別為5 ms和2ms。

　　每幀從參考標志Pr開始，也就是連續兩個8 ms脈沖中的第2個8 ms脈沖的前沿開始，分別為Pr，第0，1，…，99碼元。在Pr和P5之間是BCD字段，傳送的是BCD碼格式的時間信息(包含秒、分、時、天4種信息)，低位在前，高位在后;個位在前十位在后。在P5和P8之間是CF字段，實現控制功能，可根據實際使用時的協議制定使用方法，在這里沒有用到該字段。在P5和P8之間是SBS字段，是用二進制表示的以秒(s)為單位的時間信息。IRIG-B碼的格式如圖3所示。

?

　　3.2 IRIG-B碼解碼方案

　　IRIC-B碼解碼器的功能框圖如圖4所示。

?

　　1)分頻電路本模塊的功能是將5 MHz的時鐘信號進行分頻處理，輸出1 000 Hz和9 600 Hz的信號，為碼元檢測和識別單元、碼元記錄單元和異步申行發送單元提供時間基準。為了減少計數器的位數進行了多次分頻。

　　2)碼元檢測和識別單元首先對B碼信號進行串并轉換。用10個D觸發器串聯，用1 000Hz的時鐘信號作為它們的時鐘，這樣只有在1 000 Hz的時鐘信號的上升沿來的時候才對輸入的數據進行輸出，其他時候處于保持原來輸出不變。串行觸發器的輸出分別連到10個并行D觸發器，由IRIG-B碼的上升沿來控制并行D觸發器的輸出Q9～Q0。當并行D觸發器的輸出“Q9Q8Q7Q6Q5Q4Q3Q2Q1Q0”為“0011111111”時，對應的碼元信息為標識位;同理，“0000011111”對應碼元“1”，而“0000000011”對應碼元“0”。碼元檢測原理框圖如圖5所示。

?

　　3)秒同步脈沖的產生根據碼元識別結果，如果連續檢測到兩個標識位，則第2個標識位就是參考標志Pr，其前沿為秒同步脈沖的起始點。而參考標志Pr后第1個上升沿對應的是秒同步脈沖經過延時10ms的時刻，所以應該在參考標志Pr后第1個上升沿對應時刻再延時990ms來產生秒同步脈沖信號，在產生秒脈沖的同時把記錄碼元位置信息的計數器A清零。

　　4)碼元記錄單元碼元記錄單元根據碼元識別結果和碼元位置來組合產生時間信息，包括7位秒信息、7位分信息和6位時信息。

　　5)信息處理因為當前解出的時間是上一秒的時間信息。信息處理單元要將解碼后的時間加上1 s，同時為便于后續時間信息的傳輸和處理，要將時間信息轉換成BCD碼格式。

　　6)異步串行發送異步串行發送模塊就是把經過處理后的時間信息通過異步串口發送出去，速率是9 600 bit/s，8位數據位，無校驗位，1位停止位。

　　4 結束語

　　IRIC-B碼對時有利于簡化回路設計，并且能夠可靠地提供精確的時間信息，必將在電力系統中得到日益廣泛的應用。

　　傳統的IRIG-B碼解碼器大多采用單片機來實現，器件較多，結構復雜，在受到外界干擾的情況下還可能出現死機等故障。而采用CPLD設計的解碼器可以大大減少器件的數量、增加解碼器的穩定性和應用的靈活性。根據本方案設計出的解碼器模塊適用于各種電壓等級的保護裝置，性能可靠穩定，時間信息準確、對時脈沖精度高(誤差為幾μs)。