在串行鏈路通信中，為了實現信號時鐘的恢復，需要避免出現長串0和長串1，同時保持電路上正負電平平衡，能正確地交流耦合避免信號失真，需要傳輸信號中的0和1數量數目相等，因此業界廣泛應用8B/10B編解碼方法：實現8B到10B的映射（圖4），即一個字節（8bits）用10bits來表示，從中挑選出連續0或者1個數不會超過3個，0和1的個數差不大于2 （最多6個’0’或’1’）。

為了實現信號流中0和1的個數相等，在設計編碼時，針對每個原碼設計了兩個編碼，如：十六進制字節0x3B，對應兩個編碼分別為110110 1001（1的個數多于0）和001001 1001（0的個數多于1），在發送過程中不斷統計當前數據流中0和1的個數差，如果0的個數大于1的個數，則發送0X3B字節時取前面一種編碼；反之，則取后面一種編碼，這樣就不斷平衡數據流中0和1的個數，保持串行數據中0和1的數量相同。

?

?

?

?

串行通信中，除了有效數據外，還需要一些控制字符傳送某些控制協議。因此，在8B/10編碼中，包含下面兩種信息：

1)D分組，用于傳遞有效業務數據；
2)K分組，用于傳遞控制信息等，如K28.5控制字符10B編碼包含0011111010或1100000101（連續5個’1’或’0’，稱為Comma，千兆以太網使用的8B/10B編碼方案中Comma是唯一的），用于定位串行數據流中每10個bits組的邊界，避免數據流出現錯誤時無法界定每10bit的邊界，導致鏈路中斷。

TLK3132內部兼容了IEEE802.3-2005中關于1000BASE-X物理編碼子層（PCS）技術（注：不支持自協商功能），如CTC FIFO、8B/10B編解碼電路等模塊，同時這些模塊設計時非常靈活，通過MDIO口進行寄存器設置可以使能或關閉。此外，TLK3132通過檢測Comma進行通道同步判斷，內部的狀態機也是參考1000BASE-X規定的鏈路同步和鏈路失步建立機制，因此TLK3132能被廣泛應用在WI、數據網絡、以太網等不同領域。

2.4時鐘電路

SERDES實現的一個關鍵技術是時鐘的產生和分布，圖5是TLK3132芯片內部的時鐘架構。時鐘配置非常靈活，支持單端或差分參考時鐘輸入，同時包括多個高頻鎖相環電路：

1）高速SERDES Core包含了一個高頻倍頻器（用于產生高速串行數據）和一個基于相位內插的CDR（在接收端用于從串行數據中恢復時鐘）。

2）由于串并模塊里的高頻倍頻器環路帶寬很大，最大可達30MHz左右。故TLK3132內部集成了一顆基于LC振蕩器的抖動濾除鎖相環，環路帶寬通常設置在幾百KHz以內，可以對輸入參考時鐘進行濾除，降低參考時鐘對幾百KHz 以上抖動性能的要求，圖6是TLK3132發送鏈路在抖動濾除器打開和關閉下的環路傳遞函數。此外，抖動濾除器也可對鏈路恢復的時鐘（只可接收CH0通道的恢復時鐘RXBCLK(0)）進行抖動濾除，提高恢復時鐘的信號質量。

3）PLL1、PLL2、PLL3和PLL4作為倍頻器，和前級抖動濾除鎖相環電路配合，分別產生適合的時鐘頻率以滿足系統各個模塊的需求。

?

?

?

?

?

?

?

?

2.5 PRBS測試

TLK3132支持PRBS碼的產生和驗證，便于系統定位鏈路故障，提高設備的可維護性。TLK3132內部有兩套PRBS測試方法，一個在SERDES Core內部（通過寄存器0x9011/0x9012配置），該測試一般是只針對生產測試，且控制性能受限，在電路設計中一般不用該功能；另一個是SERDES Core外面（圖1所示），支持 PRBS測試多項式是 ，可以通過寄存器配置（0x10）或外部引腳PRBSEN邏輯控制打開或關閉。此外，PRBS驗證時可通過GPO[1:0]管腳監控PRBS測試誤碼情況，也可訪問寄存器0x1D讀取誤碼數（當讀取該寄存器后，將從新開始誤碼計數）。

2.6 MDIO接口和寄存器訪問

TLK3132內部寄存器訪問通過MDIO管理接口實現（遵循IEEE 802.3 Clause 22規格），包括管理數據時鐘（MDC）和管理數據輸入輸出（MDIO）。由于Clause 22直接尋址寄存器空間限制，TLK3132增加了一些擴展寄存器，故支持兩種尋址方式：

1）直接尋址：主要包括與物理層相關的鏈路配置，地址空間分布在0x00~0x1F，PA[0]的高低電平決定對TLK3132的CH0通道或CH1通道進行操作；

2）間接尋址：TLK3132的一些擴展功能訪問，如內部時鐘配置、I/O性能配置等。地址空間分布在0x9000~0x9900，不同通道的功能有獨立的寄存器進行配置。通過間接地址訪問寄存器，需要先把寄存器地址寫到0x1E地址，然后把相應的控制字寫到0x1F地址或從0x1F地址讀取相應的寄存器值。