CAN總線控制器Verilog代碼
2012-08-10 18:49:46
摘要：討論了CAN總線控制器與DSP之間的接口，介紹了流行的CAN控制器芯片SJA1000和TMS320系列DSP芯片的接口時序，并給出了它們的接口方法和電路。關(guān)鍵詞：CAN控制器 DSP 時序
2018-12-03 15:22:37
誰可以用Verilog HDL寫一個關(guān)于彩燈控制器的代碼，要求如下：1、設(shè)計一個彩燈控制器，使彩燈（LED管）能連續(xù)發(fā)出四種以上不同的顯示形式；2、隨著彩燈顯示圖案的變化，發(fā)出不同的音響聲。教學(xué)提示
2016-03-10 17:08:14
Verilog HDL語言100例詳解希望對大家有所幫助
2016-09-01 15:58:09
嵌入式開發(fā)Verilog教程（二）——Verilog HDL設(shè)計方法概述前言一、Verilog HDL語言簡介1.1 Verilog HDL語言是什么1.2前言在數(shù)字邏輯設(shè)計領(lǐng)域，迫切需要一種共同
2021-11-08 09:30:31
Verilog HDL語言有什么優(yōu)越性Verilog HDL語言在FPGA/CPLD開發(fā)中的應(yīng)用
2021-04-23 07:02:03
關(guān)鍵字：Altera 、FPGA、軟硬件協(xié)調(diào)設(shè)計（Verilog & C）、CPU、總線、外設(shè)FPGA硬件結(jié)構(gòu)知識Verilog HDL語言編程基礎(chǔ)FPGA常用開發(fā)工具 SOPC硬件系統(tǒng)開發(fā)SOPC軟件系統(tǒng)開發(fā)Avalon總線規(guī)范Nios II外設(shè)及其編程 七段數(shù)碼管時鐘...
2021-12-22 08:06:06
的具體控制和運行。Verilog HDL語言不僅定義了語法，而且對每個語法結(jié)構(gòu)都定義了清晰的模擬、仿真語義。因此，用這種語言編寫的模型能夠使用 Ve r i l o g仿真器進(jìn)行驗證。語言從C編程語言
2020-11-30 19:03:38
HDL語言提供了編程語言接口，通過該接口可以在模擬、驗證期間從設(shè) 計外部訪問設(shè)計，包括模擬的具體控制和運行。 Verilog HDL語言不僅定義了語法，而且對每個語法結(jié)構(gòu)都定義了清晰的模擬、仿真語義。因此
2018-07-03 05:19:30
Verilog HDL是一種用于數(shù)字邏輯電路設(shè)計的語言。用Verilog HDL描述的電路設(shè)計就是該電路的Verilog HDL模型。Verilog HDL既是一種行為描述的語言也是一種結(jié)構(gòu)描述
2019-09-06 09:14:16
Verilog HDL硬件描述語言
2013-01-13 14:40:20
本合集資料包括：1.Verilog HDL程序設(shè)計實例詳解2.Verilog HDL經(jīng)典教程3.Verilog HDL實驗練習(xí)與語法手冊4.Verilog HDL硬件描述語言
2020-08-21 10:06:20
誰能用簡潔易懂的語言告訴我，Verilog hdl密勒解碼器的原理，目的等等
2014-11-04 17:55:16
Verilog_HDL硬件描述語言 FPGA的資料
2013-02-26 14:03:42
verilog+hdl硬件描述語言 初學(xué)者的福音 幫助廣大初學(xué)者步入此行
2013-08-12 23:47:12
Verilog HDL 的特點Verilog HDL 語言不僅定義了語法，而且對每個語法結(jié)構(gòu)都定義了清晰的模擬、仿真語義。使用這種語言編寫的模型可以方便地使用 Verilog 仿真器進(jìn)行驗證
2018-09-18 09:33:31
CAN控制器怎樣檢測到CAN總線上的波特率？在不知道CAN總線波特率的情況下。
2020-04-22 01:12:44
Verilog模型有哪幾種？Verilog HDL模型是由哪些模塊構(gòu)成的？如何用Verilog HDL語言描述D型主從觸發(fā)器模塊？
2021-10-19 08:36:32
本文采用Verilog FPGA設(shè)計懸掛運動控制系統(tǒng)的控制器，通過輸入模塊傳送控制參數(shù)，采用HDL語言編程實現(xiàn)的控制算法，驅(qū)動步進(jìn)電機，對懸掛運動物體進(jìn)行精確的控制。
2021-05-06 07:11:03
CAN總線及控制器工作原理是什么？流接口驅(qū)動程序工作機制是怎樣的？怎樣去設(shè)計CAN總線控制器sJAl000驅(qū)動程序？
2021-04-27 06:41:09
verilog HDL語言
2017-06-06 23:43:36
用Verilog語言編寫SJA1000 CAN控制器的驅(qū)動程序
2016-03-22 19:49:31
硬件驗證語言——簡介 硬件驗證語言 (HVL) 是一種編程語言，用于驗證以硬件描述語言 (HDL) 編寫的電子電路設(shè)計。 HVL 通常包括高級編程語言（如 C++ 或 Java）的特性，以及類似于
2022-02-16 13:36:53
本帖最后由 eehome 于 2013-1-5 10:01 編輯
EDA先鋒工作室的精品書籍，國內(nèi)少有的系統(tǒng)講述FPGA設(shè)計和驗證的好書，特別是驗證部分很精華，現(xiàn)在和大家分享，同時附上本書的實例源代碼和Verilog HDL語法國際標(biāo)準(zhǔn)。
2011-08-02 14:54:41
環(huán)境中有許多應(yīng)用要求極高的可靠性和容錯能力，本文介紹如何運用Specman Elite的強大功能為含有控制器局域網(wǎng)絡(luò)或CAN接口的待測設(shè)計提供全面的驗證。當(dāng)今采用HDL原始程序代碼的先進(jìn)驗證工具廣泛
2019-04-09 07:00:08
X-HDL:軟件簡介—SoftWare Description: X-HDL v3.2.55 VHDL/Verilog語言翻譯器
一款VHDL/Verilog語言翻譯器。可實現(xiàn)VHDL和Verilog語言的相互智能化轉(zhuǎn)化。這分別是windows、linux、solaris版本。
2006-03-25 12:00:47
355 CAN總線控制器Verilog代碼
2008-05-20 10:32:12167 本文針對賓館、酒店的客房控制和管理系統(tǒng)，介紹了基于CAN 總線的客房通信控制器的硬件電路結(jié)構(gòu)、原理及軟件結(jié)構(gòu)和主程序流程。關(guān)鍵詞：CAN 總線；現(xiàn)場總線；通信技術(shù)；樓
2009-06-13 12:06:0313 Verilog HDL 綜合實用教程第1章 基礎(chǔ)知識第2章 從Verilog結(jié)構(gòu)到邏輯門第3章 建模示例第4章 模型的優(yōu)化第5章 驗證附錄A 可綜合的語言結(jié)構(gòu)附錄B 通用庫
2009-07-20 11:21:1386 提出了采用Verilog HDL 設(shè)計I2C 總線分析器的方法，該I2C 總線分析器支持三種不同的工作模式：被動、主機和從機模式，并提供了嵌入式系統(tǒng)設(shè)計接口。通過硬件總體框架分析，分
2009-08-10 15:32:1840 采用 Verilog HDL 語言在Altera 公司的FPGA 芯片上實現(xiàn)了RISC_CPU 的關(guān)鍵部件狀態(tài)控制器的設(shè)計,以及在與其它各種數(shù)字邏輯設(shè)計方法的比較下,顯示出使用Verilog HDL語言的優(yōu)越性.關(guān)鍵詞
2009-08-21 10:50:0569 簡述了I2C總線的特點；介紹了開發(fā)FPGA時I2C總線模塊的設(shè)計思想；給出并解釋了用Verilog HDL實現(xiàn)部分I2C總線功能的程序，以及I2C總線主從模式下的仿真時序圖。
2009-10-19 10:49:16104 Verilog-HDL實踐與應(yīng)用系統(tǒng)設(shè)計本書從實用的角度介紹了硬件描述語言Verilog-HDL。通過動手實踐,體驗Verilog-HDL的語法結(jié)構(gòu)、功能等內(nèi)涵。在前五章,以簡單的實例列舉了Verilog-HDL的用法;
2009-11-14 22:57:40146 Verilog HDL 華為入門教程
本文主要介紹了Verilog HDL 語言的一些基本知識，目的是使初學(xué)者能夠迅速掌握HDL設(shè)計方法，初步了解并掌握Verilog HDL語言的基本要素，能
2010-02-11 08:35:38140 Verilog HDL入門教程(華為絕密資料)
本文主要介紹了Verilog HDL 語言的一些基本知識，目的是使初學(xué)者能夠迅速掌握HDL設(shè)計方法，初步了解并掌握Verilog HDL語言的
2010-04-02 11:52:210 SMBus是一種高效的同步串行總線。通過分析SMBus總線協(xié)議，提出了一種運行于基于PCI-Express技術(shù)的橋接芯片上的SMBus控制器的設(shè)計方案，并且用Verilog語言描述，最后在Altera公司的FPGA上
2010-07-16 15:08:1216 什么是Verilog HDL？
Verilog HDL是一種硬件描述語言，用于從算法級、門級到開關(guān)級的多種抽象設(shè)計層次的數(shù)字系統(tǒng)建模。被建模的數(shù)字系統(tǒng)
2009-01-18 14:53:26
3678 
摘 要：通過設(shè)計實例詳細(xì)介紹了用Verilog HDL語言開發(fā)FPGA/CPLD的方法，并通過與其他各種輸入方式的比較，顯示出使用Verilog HDL語言的優(yōu)越性。
2009-06-20 11:51:281857 
摘要： 簡述了I2C總線的特點；介紹了開發(fā)FPGA時I2C總線模塊的設(shè)計思想；給出并解釋了用Verilog HDL實現(xiàn)部分I2C總線功能的程序，以及I2C總線主從模式下的仿真時序圖
2009-06-20 13:17:086620 
基于CAN總線的家庭控制器的設(shè)計與實現(xiàn)
引言
CAN（Controller Area Network）總線是德國Bosch公司為解決現(xiàn)代汽車中眾多的控制與測試儀器之間的數(shù)據(jù)交換而開發(fā)
2009-11-07 09:30:32662 
基于CAN總線的懸浮控制器監(jiān)控終端的設(shè)計
CAN總線是德國Bosch公司為解決現(xiàn)代汽車中多傳感器和控制器之間的數(shù)據(jù)交換而開發(fā)的一種串行總線。由于它通信速率高、通信
2010-01-25 16:25:04608 
Verilog HDL程序基本結(jié)構(gòu)與程序入門
Verilog HDL程序基本結(jié)構(gòu)
Verilog HDL是一種用于數(shù)字邏輯電路設(shè)計的語言。用Verilog HDL描述的
2010-02-08 11:43:302185 Verilog HDL語言實現(xiàn)時序邏輯電路
在Verilog HDL語言中，時序邏輯電路使用always語句塊來實現(xiàn)。例如，實現(xiàn)一個帶有異步復(fù)位信號的D觸發(fā)器
2010-02-08 11:46:434468 Verilog HDL語言簡介
1．什么是Verilog HDLVerilog HDL是硬件描述語言的一種，用于數(shù)
2010-02-09 08:59:333609 VHDL和Verilog HDL語言對比
Verilog HDL和VHDL都是用于邏輯設(shè)計的硬件描述語言，并且都已成為IEEE標(biāo)準(zhǔn)。VHDL是在1987年成為IEEE標(biāo)準(zhǔn)，Verilog HDL
2010-02-09 09:01:1710317 Verilog HDL與VHDL及FPGA的比較分析. Verilog HDL優(yōu)點：類似C語言，上手容易，靈活。大小寫敏感。在寫激勵和建模方面有優(yōu)勢。
2011-01-11 10:45:291181 在我國使用Verilog HDL的公司比使用VHDL的公司多。從EDA技術(shù)的發(fā)展上看，已出現(xiàn)用于CPLD/FPGA設(shè)計的硬件C語言編譯軟件，雖然還不成熟，應(yīng)用極少，但它有可能會成為繼VHDL和Verilog之后，設(shè)計大規(guī)模CPLD/FPGA的又一種手段。
2011-03-12 11:21:201686 本內(nèi)容寫出了CAN總線控制器IP核的代碼，并做出了詳細(xì)分析
2011-06-28 11:39:426113 本次設(shè)計將CAN總線控制器分解成三大模塊依次進(jìn)行：設(shè)計寄存器邏輯模塊，完成對數(shù)據(jù)，控制器狀態(tài)以及處理器命令的存儲和讀寫功能：設(shè)計驗收濾波器模塊，完成幀的標(biāo)識符的校驗，
2011-08-31 17:28:3653 《Verilog HDL 程序設(shè)計教程》對Verilog HDL程序設(shè)計作了系統(tǒng)全面的介紹，以可綜合的設(shè)計為重點，同時對仿真和模擬也作了深入的闡述。《Verilog HDL 程序設(shè)計教程》以Verilog-1995標(biāo)準(zhǔn)為基礎(chǔ)
2011-09-22 15:53:360 基于對CAN 總線控制器的功能分析， 并應(yīng)用Verilog語言進(jìn)行軟件設(shè)計， 從而實現(xiàn)CAN節(jié)點之間的通信功能。
2012-04-28 09:56:5413818 
Verilog_HDL的基本語法詳解（夏宇聞版）:Verilog HDL是一種用于數(shù)字邏輯電路設(shè)計的語言。用Verilog HDL描述的電路設(shè)計就是該電路的Verilog HDL模型。Verilog HDL既是一種行為描述的語言也是一種結(jié)
2012-10-08 14:48:310 本書以實例講解的方式對HDL語言的設(shè)計方法進(jìn)行介紹。全書共分9章，第1章至第3章主要介紹了Verilog HDL語言的基本概念、設(shè)計流程、語法及建模方式等。
2012-11-28 13:32:57943 Verilog HDL 數(shù)字設(shè)計教程【作者：賀敬凱；出版社：西安電子科技大學(xué)出版社】（本資料為ppt） 內(nèi)容簡介：介紹了Verilog HDL語言，狀態(tài)機設(shè)計，仿真，還有好幾個可綜合設(shè)計的舉例，除了
2012-11-28 13:43:11489 本文簡單介紹在使用Verilog HDL語言時文件的調(diào)用問題之include使用方法介紹及舉例說明，詳見本文...
2013-01-24 14:40:426412 
Verilog HDL程序設(shè)計與實踐著重介紹了Verilog HDL語言
2015-10-29 14:45:4721 Verilog HDL作為一種規(guī)范的硬件描述語言被廣泛應(yīng)用于電路的設(shè)計中。 他的設(shè)計描述可被不同的工具所支持可用不同器件來實現(xiàn)。利用 Verilog HDL語言自頂 向下的設(shè)計方法設(shè)計交通燈控制
2022-03-22 12:17:08115 Verilog HDL硬件描述語言
有需要的下來看看
2015-12-29 15:31:270 本章介紹Verilog HDL語言的發(fā)展歷史和它的主要能力。verilog相關(guān)教程材料，有興趣的同學(xué)可以下載學(xué)習(xí)
2016-04-25 16:09:3214 本章介紹Verilog HDL的基本要素，包括標(biāo)識符、注釋、數(shù)值、編譯程序指令、系統(tǒng)任務(wù)和系統(tǒng)函數(shù)。另外，本章還介紹了Verilog硬件描述語言中的兩種數(shù)據(jù)類型。verilog相關(guān)教程材料，有興趣的同學(xué)可以下載學(xué)習(xí)。
2016-04-25 16:09:3216 本章介紹了如何編寫測試驗證程序(test bench)。測試驗證程序用于測試和驗證設(shè)計的正確性。Verilog HDL提供強有力的結(jié)構(gòu)來說明測試驗證程序。verilog相關(guān)教程材料，有興趣的同學(xué)可以下載學(xué)習(xí)
2016-04-25 16:09:3217 Verilog_HDL語言的學(xué)習(xí)，為FPGA編程打下堅實的基礎(chǔ)
2016-05-19 16:40:5212 Xilinx FPGA工程例子源碼：FPGA實現(xiàn)CAN總線控制器源碼
2016-06-07 14:13:4387 本文主要介紹了Verilog HDL 語言的一些基本知識，目的是使初學(xué)者能夠迅速掌握HDL設(shè)計方法，初步了解并掌握Verilog HDL語言的基本要素，能夠讀懂簡單的設(shè)計代碼并能夠進(jìn)行一些簡單設(shè)計的Verilog HDL建模。
2016-07-15 15:27:000 設(shè)計與驗證，很不錯的一本書，《設(shè)計與驗證》以實例講解的方式對HDL語言的設(shè)計方法進(jìn)行介紹。全書共分9章，第1章至第3章主要介紹了Verilog HDL語言的基本概念、設(shè)計流程、語法及建模方式等內(nèi)容
2016-10-10 17:04:40566 Verilog HDL硬件描述語言，感興趣的小伙伴們可以瞧一瞧。
2016-11-11 11:20:1111 基于FPGA Verilog-HDL語言的串口設(shè)計
2017-02-16 00:08:5935 本文檔的主要內(nèi)容詳細(xì)介紹的是Verilog HDL入門教程之Verilog HDL數(shù)字系統(tǒng)設(shè)計教程。
2018-09-20 15:51:2680 本文主要介紹了Verilog HDL 語言的一些基本知識，目的是使初學(xué)者能夠迅速掌握HDL 設(shè)計方法，初步了解并掌握Verilog HDL語言的基本要素，能夠讀懂簡單的設(shè)計代碼并能夠進(jìn)行一些簡單設(shè)計的Verilog HDL建模。
2019-02-11 08:00:0095 Verilog HDL作為現(xiàn)在最流行的FPGA開發(fā)語言，當(dāng)然是入門基礎(chǔ)。
2019-02-18 14:47:0010320 Verilog HDL是一種用于數(shù)字系統(tǒng)設(shè)計的語言。用Verilog HDL描述的電路設(shè)計就是該電路的Verilog HDL模型也稱為模塊。Verilog HDL既是一種行為描述的語言也是一種結(jié)構(gòu)描述的語言。
2019-03-08 14:29:1212094 中國大學(xué)MOOC
本課程以目前流行的Xilinx 7系列FPGA的開發(fā)為主線，全面講解FPGA的原理及電路設(shè)計、Verilog HDL語言及VIVADO的應(yīng)用，并循序漸進(jìn)地從組合邏輯、時序邏輯的開發(fā)開始，深入到FPGA的基礎(chǔ)應(yīng)用、綜合應(yīng)用和進(jìn)階應(yīng)用。
2019-08-06 06:12:003449 
Verilog HDL是一種硬件描述語言，以文本形式來描述數(shù)字系統(tǒng)硬件的結(jié)構(gòu)和行為的語言，用它可以表示邏輯電路圖、邏輯表達(dá)式，還可以表示數(shù)字邏輯系統(tǒng)所完成的邏輯功能。 Verilog HDL和VHDL是世界上最流行的兩種硬件描述語言，都是在20世紀(jì)80年代中期開發(fā)出來的。
2019-11-13 07:03:003029 Verilog HDL是一種硬件描述語言，以文本形式來描述數(shù)字系統(tǒng)硬件的結(jié)構(gòu)和行為的語言，用它可以表示邏輯電路圖、邏輯表達(dá)式，還可以表示數(shù)字邏輯系統(tǒng)所完成的邏輯功能。
2019-11-20 07:00:005088 硬件描述語言基本語法和實踐
（1）VHDL 和Verilog HDL的各自特點和應(yīng)用范圍
（2）Verilog HDL基本結(jié)構(gòu)語言要素與語法規(guī)則
（3） Verilog HDL組合邏輯語句結(jié)構(gòu)
2019-07-03 17:36:0053 本文檔的主要內(nèi)容詳細(xì)介紹的是三態(tài)門原理HDL語言DSP和ARM總線的仿真及Modelsim使用教程資料主要內(nèi)容包括了：1 ModelSimSE的使用流程，2 一個Verilog計數(shù)器仿真詳細(xì)
2019-07-09 16:49:2710 本文參照CAN2.0 總線協(xié)議設(shè)計了一個CAN 控制器軟核。具體設(shè)計采用TOP-DOWN 方式，上層采用模塊化設(shè)計，最底層模塊以Verilog 語言編寫而成。測試了軟核在Xilinx 公司
2019-07-19 17:48:4124 本設(shè)計中將整個CAN控制器系統(tǒng)分為了11個模塊，分別是Avalon總線接口模塊、寄存器組模塊、接收緩沖器模塊、發(fā)送緩沖器模塊、接收濾波模塊、CRC校驗?zāi)K、狀態(tài)機模塊、標(biāo)識符填充模塊、錯誤計數(shù)器模塊、位填充模塊、位定時模塊。其結(jié)構(gòu)框圖如圖1所示。
2020-03-14 11:11:262026 
Verilog HDL簡稱Verilog，它是使用最廣泛的硬件描述語言。
2020-03-22 17:29:004356 電子技術(shù)設(shè)計的核心是EDA，目前，EDA技術(shù)的設(shè)計語言主要有Verilog HDL和VHDL兩種，相對來說Verilog HDL語言相對簡單，上手快，其語法風(fēng)格與C語言類似，據(jù)統(tǒng)計，Verilog
2020-03-25 08:00:004 Verilog HDL是一種硬件描述語言，以文本形式來描述數(shù)字系統(tǒng)硬件的結(jié)構(gòu)和行為的語言，用它可以表示邏輯電路圖、邏輯表達(dá)式，還可以表示數(shù)字邏輯系統(tǒng)所完成的邏輯功能。 Verilog HDL
2020-06-17 16:13:1112911 Verilog HDL和VHDL是目前兩種最常用的硬件描述語言，同時也都是IEEE標(biāo)準(zhǔn)化的HDL語言。
2020-08-25 09:14:348605 的是硬件描述語言。最為流行的硬件描述語言有兩種Verilog HDL/VHDL，均為IEEE標(biāo)準(zhǔn)。Verilog HDL具有C語言基礎(chǔ)就很容易上手，而VHDL語言則需要Ada編程基礎(chǔ)。另外Verilog
2020-09-01 11:47:094002 
利用Verilog_HDL語言設(shè)計出租車計費器案例。
2021-04-09 16:22:1661 ），這里的D也是描述的首字母。 也就是說，HDL的D，是描述的意義。HDL也就是硬件描述語言。 2. 為了支持Soc的驗證，支持?jǐn)?shù)模混合，新的System Verilog加入了HVL（Hardware Verification Language），即硬件驗證語言。 3. 合并之前的硬件描述語言功能，稱為
2021-04-15 15:44:022773 很多進(jìn)入FPGA世界不久得朋友，第一個要學(xué)習(xí)當(dāng)然是HDL語言，在網(wǎng)上流行的有Verilog和VDL這兩個HDL語言。如果讀者是 VDL HDL語言的愛好者，那么讀者以立即把這本筆記關(guān)了。在筆者的眼中
2021-04-30 09:24:3225 簡單介紹Verilog HDL語言和仿真工具。
2021-05-06 16:17:10617 Verilog HDL是一種以文本形式描述數(shù)字系統(tǒng)硬件的結(jié)構(gòu)和行為的硬件描述語言，也可描述邏輯電路圖、邏輯表達(dá)式等。Verilog HDL和VHDL是目前主流的、最受歡迎的兩種硬件描述語言。
2021-07-23 14:36:559910 Verilog HDL入門教程-Verilog HDL的基本語法
2022-01-07 09:23:42159 Verilog HDL 入門教程
2022-08-08 14:36:225 今天給大俠帶來基于FPGA的CAN總線控制器的設(shè)計，由于篇幅較長，分三篇。今天帶來第一篇，上篇，CAN 總線協(xié)議解析以及 CAN 通信控制器程序基本框架。話不多說，上貨。
2023-05-18 09:21:30868 
節(jié)點的硬件接口電路。基于對CAN 總線控制器的功能分析， 并應(yīng)用Verilog語言進(jìn)行軟件設(shè)計， 從而實現(xiàn)CAN節(jié)點之間的通信功能。 0 引言 CAN 總線允許高達(dá)1M bit /s通訊速率， 支持多主通訊模式， 有高抗電磁干擾性而且能夠檢測出通信過程中產(chǎn)生的任何錯誤， 已被廣泛應(yīng)用到各自動
2023-06-18 11:15:011796 節(jié)通過硬件描述語言Verilog HDL對二十進(jìn)制編碼器的描述，介紹Verilog HDL程序的基本結(jié)構(gòu)及特點。
2023-08-28 09:54:341116 
Verilog HDL是一種硬件描述語言，以文本形式來描述數(shù)字系統(tǒng)硬件的結(jié)構(gòu)和行為的語言，用它可以表示邏輯電路圖、邏輯表達(dá)式，還可以表示數(shù)字邏輯系統(tǒng)所完成的邏輯功能。 Verilog HDL
2023-08-29 15:58:290
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評論