開發串行接口業界標準JESD204A的目的在于解決以高效率且省錢的方式互連最新寬帶數據轉換器與其他系統IC的問題。其動機在于通過采用可調整高速串行接口，對接口進行標準化，降低數據轉換器與其他設備，如FPGA和SoC之間的數字輸入/輸出數量。

趨勢顯示，最新應用以及現有應用的升級，正不斷要求數據轉換器有更高的采樣頻率和數據分辨率以及更高的寬帶。這些寬帶轉換器傳送和獲取數據暴露了一個非常大的設計問題，即現有I/O技術帶寬的限制導致轉換器產品需要使用的引腳數更多。其結果便是PCB設計隨著互連密度的增加而更復雜。其挑戰在于進行大量高速數據信號走線的同時控制電噪聲，以及提供Gsps級別的寬帶數據轉換器采樣頻率的能力、使用更少的互連、簡化PCB布局難題并實現更小的尺寸，且不降低整體系統性能。

市場力量繼續施壓，要求給定系統擁有更多特性和功能以及更好的性能，推動了對更高數據處理能力的要求。高速ADC和DAC至FPGA接口已成為某些系統OEM廠商滿足下一代大量數據處理需要的限制因素。JESD204B串行接口規范專為解決這一關鍵數據鏈路的問題而建立。圖1表示使用JESD204A/B的典型高速轉換器至FPGA互連配置。

圖1：使用JESD204A/B接口的典型高速轉換器至FPGA互連配置。(來源：Xilinx)

本文余下篇幅將探討推動該規范發展的某些關鍵的終端系統應用，以及串行LVDS和JESD204B的對比。

應用推動對JESD204B的需求

無線基礎設施收發器：目前無線基礎設施收發器采用諸如LTE等基于OFDM的技術，這類技術使用部署FPGA或系統級芯片的DSP模塊，它們驅動天線陣列元件，單獨為每個個體用戶的手機產生波束。在發射和接收模式下，每個陣列元件每秒可能需要在FPGA和數據轉換器之間傳輸數百兆字節的數據。

軟件定義無線電：當今的軟件定義無線電技術利用先進的調制方案，可即時重配置，并極大地增加了通道帶寬，提供最佳的無線數據速率。天線路徑中高效、低功耗、低引腳數的FPGA至數據轉換器接口對性能起著決定性的作用。軟件定義無線電架構已與收發器基礎設施相整合，用于多載波、多模無線網絡，支持GSM、EDGE、W-CDMA、LTE、CDMA2000、WiMAX和TD-SCDMA。

醫療成像系統：醫療成像系統包括超聲、計算機斷層掃描(CT)的掃描儀、磁共振成像(MRI)等，這些應用產生很多通道的數據，流經數據轉換器至FPGA或DSP。I/O通道數的持續增長要求使用內插器匹配FPGA和轉換器的引腳輸出，迫使元件數增加，并使PCB復雜化。這加大了客戶系統的成本支出以及復雜程度；而這些問題可通過采用更有效的JESD204B接口加以解決。

雷達和安全通信：目前高級雷達接收器的脈沖結構日益復雜，迫使信號帶寬上升至1GHz或更高。最新的有源電子調整陣列(AESA)雷達系統可能包含上千個元件。高帶寬SERDES串行接口用于連接陣列元件數據轉換器與FPGA或DSP，處理接收到的數據流，并將處理后產生的數據流發送出去。

1. LVDS概述

低壓差分信號(LVDS)是連接數據轉換器與FPGA或DSP的傳統方法。LVDS于1994發布，目標在于提供比已有的RS-422和RS-485差分傳輸標準更高的帶寬和更低的功耗。隨著1995年TIA/EIA-644的發布，LVDS成為標準。二十世紀90年代末，LVDS的使用率上升，并隨著2001年TIA/EIA-644-A的發布，LVDS標準亦發布了修訂版。

LVDS采用低電壓擺幅的差分信號，用于高速數據的傳輸。發射器驅動的電流典型值為±3.5mA，通過100Ω電阻發送極性匹配的邏輯電平，在接收器端產生±350mV電壓擺幅。電流始終導通，并被路由至不同方向以便產生邏輯1和邏輯0。LVDS始終導通的特性有助于抑制同步開關噪聲尖峰和潛在電磁干擾——在單端技術中，晶體管的開關動作可能產生這些噪聲和干擾。LVDS差分的特征同樣提供了針對共模噪聲源的有效抑制。雖然在理想傳輸介質中，該標準預測速率可能超過1.9Gbps，但TIA/EIA-644-A標準建議的最大數據速率為655Mbps。

FPGA或DSP與數據轉換器間數據通道和速度的大幅增長——尤其是前文討論的那些應用——使用LVDS接口暴露出了一些問題(見圖2)?，F實中，差分LVDS線的帶寬限制在1.0Gbps左右。在目前很多應用中，這一限制導致需要許多高帶寬PCB互連，而每一處都有可能出故障。大量的走線還增加了PCB的復雜性或整體尺寸，導致設計和制造成本上升。在某些帶寬需求量巨大的應用中，數據轉換器接口已成為滿足所需系統性能的制約因素。

圖2：使用并行CMOS/LVDS帶來的系統設計與互連的挑戰

2. JESD204B概述

JESD204數據轉換器串行端口標準由JEDEC固態技術協會JC-16接口技術委員會建立，目標是提供速率更高的串行接口、提升帶寬并降低高速數據轉換器和其他器件之間的數字輸入和輸出通道數。該標準的基礎是IBM開發的8b/10b編碼技術，它無需幀時鐘和數據時鐘，支持以更高的速率進行單線對通信。

2006年，JEDEC發布JESD204規范，使單數據通道上的速率達到3.125Gbps。JESD204接口是自同步的，因此無需校準PCB布線長度，避免時鐘偏斜。JESD204依靠許多FPGA提供的SerDes端口，以便釋放通用I/O。

JESD204A于2008年發布，增加了對多路時序一致數據通道和通道同步的支持。這種增強使得使用更高帶寬的數據轉換器和多路同步數據轉換器通道成為可能，并且對用于蜂窩基站的無線基礎設施收發器尤為重要。JESD204A還提供多器件同步支持，這有利于醫療成像系統等使用大量ADC的應用。

JESD204B是該規范的第三個修訂版，將最大通道速率提升至12.5Gbps。JESD204B還增加了對確定延遲的支持，該功能可在接收器和發射器之間進行同步狀態的通信。JESD204B還支持諧波時鐘，使得依據確定相位，通過低速輸入時鐘獲得高速數據轉換器時鐘成為可能。

為了在使用LVDS和多種版本JESD204串行接口規范的轉換器產品間做出最佳選擇，對每種接口的特性和功能進行比較會非常有用。圖3以簡單的表格形式對接口標準進行了對比。在SerDes級，LVDS和JESD204間顯著的區別是通道數據速率：JESD204支持的每通道串行鏈路速率是LVDS的三倍多。當比較諸如多器件同步、確定延遲和諧波時鐘等高級功能時，JESD204B是提供這些功能的唯一接口。所有通路和通道對確定延遲敏感、需要寬帶寬多通道轉換器的系統將無法有效使用LVDS或并行CMOS。

圖3：LVDS和JESD204規范對比

本文總結

JESD204B工業串行接口標準降低了高速數據轉換器和FPGA以及其他器件之間的數字輸入和輸出通道數。更少的互連可以簡化布局布線并讓設計出更小的尺寸成為可能(見圖4)。這些優勢對很多高速數據轉換器應用非常重要，例如無線基礎設施收發器、軟件定義無線電、醫療成像系統，以及雷達和安全通信。

圖4：JESD204具有高速串行I/O能力，解決系統PCB復雜化的挑戰