在總線空閑狀態，最先開始發送消息的單元獲得發送權。

多個單元同時開始發送時，各發送單元從仲裁域的第一位開始進行仲裁。連續輸出顯性電平最多的單元可繼續發送。丟失競爭的單元在下一bit進入接收操作。

仲裁的過程如圖27所示。

（1）數據幀和遙控幀的優先級

具有相同 ID 的數據幀和遙控幀在總線上競爭時，仲裁段的最后一位（RTR）為顯性位的數據幀具有優先權，可繼續發送。

數據幀和遙控幀的仲裁過程如圖28所示。

（2）標準格式和擴展格式的優先級

標準格式 ID 與具有相同ID 的遙控幀或者擴展格式的數據幀在總線上競爭時，標準格式的RTR 位為顯性位的具有優先權，可繼續發送。

標準格式和擴展格式的仲裁過程如圖29所示。

1.8 位填充

位填充是一種周期性重同步收/發操作的功能，為了防止接收節點間時序由于累積而導致的錯誤，如果5個bit持續了同樣的電平，則添加1個bit的反向數據位。

如圖30顯示的位填充機制：

（1）發送單元的操作

在發送數據幀和遙控幀的時候，SOF-CRC段間的數據，相同電平如果持續5bit，在下一bit（第6bit）則要插入1bit與前5bit反向的電平。

（2）接收單元的操作

在接收數據幀和遙控幀的時候，SOF-CRC段間的數據，相同電平如果持續5bit，需要刪除下一bit（第6bit）再接收。如果這第6bit的電平與前5bit相同，則被視為錯誤，且發送錯誤幀。

1.9 錯誤的種類

有5種類型的錯誤，可能有2個或更多的錯誤同時發生：

位錯誤

填充錯誤

CRC錯誤

格式錯誤

ACK錯誤

表8列出了這些錯誤的種類、內容、錯誤檢測幀和檢測單元。

位錯誤由向總線上輸出數據幀、遙控幀、錯誤幀、過載幀的單元和輸出ACK的單元、輸出錯誤的單元來檢測。

在仲裁段輸出隱性電平，但檢測出顯性電平時，將被視為仲裁失利，而不是位錯誤。

在仲裁段作為填充位輸出隱性電平時，但檢測出顯性電平時，將不視為位錯誤，而是填充錯誤。

發送單元在ACK 段輸出隱性電平，但檢測到顯性電平時，將被判斷為其它單元的ACK 應答，而非位錯誤。

輸出被動錯誤標志（6 個位隱性位）但檢測出顯性電平時，將遵從錯誤標志的結束條件，等待檢測出連續相同6 個位的值（顯性或隱性），并不視為位錯誤。

（2） 格式錯誤

即使接收單元檢測出EOF（7 個位的隱性位）的最后一位（第8 個位）為顯性電平，也不視為格式錯誤。

即使接收單元檢測出數據長度碼（DLC）中9～15 的值時，也不視為格式錯誤。

1.10 錯誤幀的輸出時序

檢測到發生錯誤的單元輸出一個錯誤標志，以通知其它單元。

處于主動錯誤狀態的單元輸出的錯誤標志為主動錯誤標志；處于被動錯誤狀態的單元輸出的錯誤標志為被動錯誤標志。

發送單元發送完錯誤幀之后，將再次發送數據幀或遙控幀。

錯誤標志輸出時序如表9：

1.11 位時序

在沒有重新同步情況下，發送單元每秒傳輸的位數稱之為位速率。1位由下面4個段組成。

同步段（SS）

傳播時間段（PTS）

相位緩沖段1（PBS1）

相位緩沖段2（PBS2）

這些段又由稱之為Time Quantum（以下稱為Tq）的最小時間單位構成。

1位分為4個段，每個段由若干個Tq構成，這稱為位時序。

1位由多少個Tq構成、每個段由多少個Tq構成等是可以設定的。通過設置bit時序。使得可以設定一個采樣點以使總線上多個單元可同時采樣，所謂采樣點就是在這一時刻總線上的電平被鎖存，這個鎖存的電平作為位的值。采樣點的位置在PBS1的結束處。

表10描述了各段的作用和Tq 數。1個位的構成如圖31所示。

段名稱

段的作用

Tq數

同步段（SS）

多個連接在總線上的單元通過此段實現時序的定時調整，以便同步進行接收和發送的工作。

隱性電平到顯性電平或顯性電平到隱性電平變化的邊沿被期望出現在本段。

1

8-25

傳播時間段（PTS）

用于吸收網絡上的物理延遲的段。包括發送單元的輸出延遲、總線上信號的傳播延遲、接收單元的輸入延遲。

這個段的時間是以上延遲時間累加和的兩倍。

1-8

相位緩沖段1（PBS1）

當信號邊沿不能出現在SS 段時，此段用來矯正誤差。

由于各單元以各自獨立的時鐘來工作，細微的時鐘誤差都會累積起來，PBS 段可用于吸收此誤差。

為了吸收一個時鐘誤差，在SJW設置的范圍內增減PBS1和PBS2，PBS1和PBS2越大，允許誤差越大，但是通訊速度會降低。

1-8

相位緩沖段2（PBS2）

PBS1或IPT中較大者（見注1和2）

重新同步跳轉寬度（SJW）

因時鐘頻率偏差、傳送延遲等原因，某些單元可能會失去同步。SJW是所能校正的最大失去同步的寬度。

1-4*PBS1