工業(yè)用串行/解串器（SerDes）可降低高帶寬數據接口總線寬度。使用一個串行器就可以把數據從一個寬并行數據流轉換為少字節(jié)甚至單通道低壓差分信號（LVDS），有效降低了設計成本，提高了線纜選擇的靈活性。在到達傳輸目的地后，借助一個解串器，即可將數據恢復成并行數據流。串行器和解串器的應用范圍廣泛多樣，本文介紹了數個應用實例，以及該器件的優(yōu)點和存在的問題。

早期的SerDes產品，如圖1所示的Channel Link I器件，通過使用一個單獨的時鐘線把并行數據總線（寬度達48位）串行到多通道LVDS總線上。在此之前，通常是利用寬帶狀線纜的數據總線實現從點A到點B的數據傳輸。雖然此方案比以前好很多，但仍存在一些問題，比如，會出現對間延時差，電磁干擾（EMI）和線纜長度有限等諸多問題。對間延時差會限制線纜的可用長度，或導致被迫使用低失真線纜，這都會大幅提升成本。直到最近，這種解決方案還是最好甚至是唯一的。

圖1：早期SerDes產品

如今新的SerDes已解決了許多上一代SerDes所面臨的問題。新的解決方案通過把數據和時鐘串行到一個單差分對來消除線纜延時，讓設計師有更多的線纜選擇。新一代SerDes允許選用低成本線纜，比如雙絞線（UTP）或同軸線纜，從而無需選擇昂貴的低失真線纜。另一個重要改進是減少了電磁干擾的相關問題。當然，比起單端總線，采用LVDS信令已從內部改善了電磁干擾情況。但很多新的SerDes都采用了諸如擴頻時鐘發(fā)生器（SSCG）、數據加擾以及數據編碼過程中的隨機化等嵌入式電磁干擾抑制技術，來衰減離散頻率/諧波。

由于SerDes在傳輸介質中無法充分均衡輸入數據以補償寄生損耗，線纜的覆蓋范圍受到了限制。嘗試將線纜覆蓋范圍擴大到超過限制，通常會導致眼圖關閉，這將意味著數據不可恢復。對高速傳輸線理論了解甚少的實用主義者，會爭論說一條線纜不過是一個低通濾波器。但新一代的SerDes可以去加重、用電纜均衡補償高頻損失并放大接收信號，從而延長線纜的使用長度。按照此方案，在時序圖上眼圖就是“睜開”的，這樣數據的字節(jié)錯誤即便不能消除也可以減少一些。

如圖2a所示，美國國家半導體新一代的Channel Link II SerDes，在串行器DS92LV2421的發(fā)送階段即有去加重功能；而在解串器DS92LV2422的接收階段則有電纜均衡功能?？驁D下所示（圖2b）的是當運行數據率為1.8Gbps，在信號路徑上的三個測試點的模擬信號。左側圖片所示的是在去加重關閉的情況下，TP1處的波形，此時設定為-3.3dB。為了補償預計在傳輸介質上會出現的高頻損耗，在發(fā)送端進行了去加重補償。在Channel Link II器件中，去加重和EQ都由寄存器控制，有8個設定值。如TP3處的數據所示，使用去加重和EQ可產生顯著的效果。在VOD=840mV（在TP1處的差分輸出電壓）時，無去加重或EQ信號，在TP3的幅度是290mV，抖動是403pS。而當信號DE=-3.3dB，EQ=3.3dB時，幅度是825mV，抖動是142pS。

圖2a：國半SerDes Channel Link II框圖

圖2b：Channel Link II信號鏈路上三個測試點的模擬信號

圖3是數據從TP1到TP3的示波器截圖，使用的是10米的CAT-6 STP線纜，運行數據負載為1.8Gbps。測試數據點位于解串器的輸入端，不附加EQ?？梢钥吹骄馄髟诮邮諗祿r變化明顯，當EQ設定為0dB，眼圖完全封閉；而當EQ是6dB時，眼圖完全打開。時鐘和數據恢復（CDR）電路是恢復數據的關鍵，在解串器內CDR電路緊隨EQ階段后。CDR電路的設計目的在于恢復數據，避免字節(jié)錯誤，其眼圖呈50%或0.5UI（典型）閉合態(tài)。

圖3：數據從TP1到TP3的示波器截圖

Channel Link III器件DS92LX1621和DS92LX1622是SerDes的最新產品，解決了以往的所有問題。圖4顯示的串行器可以直接連接到16位LVCMOS并行總線攝像頭，該攝像頭可在單向交流耦合CML通道上串行數據。其中，攝像頭的時鐘和雙向I2C控制線也可編碼到串行數據中。串行數據、時鐘和I2C總線通過帶有分立時鐘的16位并行總線實現解串，經I2C接口到幀接收器或FPGA的接收端。解串器無需額外的外部時鐘，這既降低了成本，也降低了設計難度。此外，解串器與串行器自動同步功能使其實現了真正的“即插即鎖”功能。

圖4：基于Channel Link III SerDes的應用實例一

圖5所示的是工業(yè)用SerDes的一個更簡單靈活的應用，用于實現顯示器與圖像或視頻處理器的遠距離溝通。本例中，視頻處理器包含21位的并行總線和顯示器，顯示器是一個由I2C控制的觸摸屏，裝在15米外。與上面的例子相同，數據、時鐘和I2C總線都被串行到數據負載為1.05Gbps（21×50MHz）的單差分對，具有很大的設計靈活性。在低成本媒介、遠距離或點對點的數據傳輸等多種應用中，均可以使用這種SerDes。

圖5：基于Channel Link III SerDes的應用實例二

工業(yè)用SerDes不僅應用廣泛，還具有高度的靈活性。在圖4和圖5中，串行和解串前后的數據格式是一樣的。使用該SerDes轉化數據格式時，僅靠解串器即可完成數據格式的轉化。圖6顯示了DS92LV2421的工作流程，通過分立合成器、時鐘和控制信號接收24bit RGB數據，而后把數據串行到一個差分對上。其線纜接收端的數據即被DS92LV0422解串到4路LVDS通道和一路時鐘信道上。

圖6：DS92LV2421/ DS92LV2422的工作流程圖

本文討論的SerDes器件不局限于文中所列的視頻應用，具有廣泛的用途。SerDes可以簡化產品架構，降低成本，有效提高設計的靈活性。此外，SerDes系列具有內置自測試（BIST）功能，可以實現高速串行鏈接測試，非常有助于系統(tǒng)調試和生產測試。由于使用了擴頻時鐘發(fā)生器，可以進一步減少電磁干擾。在I2C控制下，擴頻時鐘發(fā)生器可以為具體應用選擇合適的時鐘擴頻（+/-0.5%，+/-1%或+/-2%）。
來源；電子工程網