這里以Renesas提供的RZ/T2M工程樣例“RZT2M_EtherCAT_RSK_rev0100”為例對PHY驅動的軟件配置流程進行說明。
2024-02-20 12:18:21
852 
本文主要介紹以太網Drive Side接口（MAC和PHY之間的接口），也被稱為MII(Media Independent Interface)，支持從10M到100G的不同應用場合，主要包括MII
2020-10-08 00:09:008774 
本文主要介紹以太網的MAC（Media Access Control，即媒體訪問控制子層協議）和PHY（物理層）之間的MII（Media Independent Interface ，媒體獨立接口），以及MII的各種衍生版本——GMII、SGMII、RMII、RGMII等。
2023-09-07 09:28:101263 
本文主要介紹以太網的MAC（Media Access Control，即媒體訪問控制子層協議）和PHY（物理層）之間的MII（Media Independent Interface ，媒體獨立接口），以及MII的各種衍生版本——GMII、SGMII、RMII、RGMII等。
2023-09-08 09:46:51557 
MII即媒體獨立接口,它是IEEE-802.3定義的以太網行業標準."媒體獨立"表明在不對MAC硬件重新設計或替換的情況下,任何類型的PHY設備都可以正常工作.它包括一個數據接口,以及一個MAC和PHY之間的管理接口.
2024-02-19 10:47:43372 
MII/RMII接口 100M以太網PHY SR8201F設計資料
2019-04-09 14:00:44
IEEE-802.3定義的以太網行業標準。它包括一個數據接口，以及一個MAC和PHY之間的管理接口。數據接口包括分別用于發送器和接收器的兩條獨立信道。每條信道都有自己的數據、時鐘和控制信號。MII數據接口總共
2018-05-12 12:50:21
了SR8201F，一顆和RTL8201F的管腳兼容的產品，針對原使用RTL8201F的客戶，工程師不需要做硬件改版的動作就可以使用到我們性價比更高的SR8201F。SR8201F是一顆MII/RMII
2018-06-29 15:55:36
MII接口有何功能？RMII接口有何功能？MII接口和RMII接口對應的引腳有哪些？
2021-10-26 06:12:11
MII支持10兆和100兆的操作，一個接口由14根線組成，它的支持還是比較靈活的，但是有一個缺點是因為它一個端口用的信號線太多，如果一個8端口的交換機要用到112根線，16端口就要用到224根線，到
2019-10-18 09:11:36
開發板使用MII接口，但是由于我們要使用串口，所以LAN8720接到6748的RMII接口。那么問題來了，開發板中初始化EMAC_initialize()函數內使用EMACPinMuxSetup
2019-08-27 11:12:07
以太網接口硬件設計中，現在CPU集成度越來越高，都會集成MAC，而對于硬件設計來說，只需要外接PHY Transceiver IC即可實現以太網通信，而PHY芯片（以百兆為例）外圍電路基本如下所示
2021-11-11 08:38:40
作者：一博科技上周我們把MAC到PHY、PHY到PHY這兩個子層之間的通信框架拎出來，把它們放在一個框圖下，如下圖所示：圖1 MAC與PHY框架今天來講講這個PHY的內部、及其內部各個模塊間的接口協議。具體內容可查看附件。
2018-01-19 18:45:29
作者：劉麗娟 一博科技高速先生團隊隊員PHY與PHY之間進行通信的接口稱為MDI（Medium Dependent Interface，媒介專用接口）。媒介（Medium）有背板、Cable、光纖
2019-07-26 08:40:50
開發板的原理圖：通過電路原理圖可以看到接線方式是使用RMII接口模式接線的，因此接下來我們在配置PHY的時候注意要是用RMII。我們知道DP83848，以及任何一個PHY芯片，都是有5個bit...
2022-01-19 08:28:40
導語PHY芯片的初始化配置有硬件配置和軟件配置兩種途徑，當系統上電之后默認采用硬件配置的模式，如需要更改配置，可以通過軟件寫寄存器的方式來更改模式。此處主要說明...
2021-07-23 06:19:34
各位好，最近有個研發產品需要用到PHY芯片，需求是連接 內置10/100M Ethernet MAC，接口是RMII和MII兼容的，但是市面上PHY芯片很多，應該怎樣選型來選到合適的啊，還需要注意哪些參數？謝謝大家
2016-12-14 16:03:38
細說電流隔離低壓差分信號傳輸 （LVDS）接口，涉及到串行數據傳輸的既有接口標準 (TIA/EIA-644)
2020-12-18 06:01:32
一文讀懂接口模塊的組合應用有哪些？
2021-05-17 07:15:49
， uboot 修改完畢，重新編譯即可。 二、kernel里如何修改phy（單網絡，rmii1接口）1.內核配置Device Drivers ---> Network device support
2018-04-04 10:17:43
基本概念在MIPI目前公布的協議中，有3類基于攝像頭的接口，一個是前幾年大行其道的D-PHY接口，一個是C-PHY接口，還有一個是M-PHY接口。D-PHY接口一般是1/2/4 Lane，每個
2021-07-29 07:21:11
設備的傳輸延時，同時也會引入抖動，所以一般不建議在EtherCAT應用中使用，本文主要討論PHY的MII接口的硬件配置。下圖是ESC和PHY MII之間的連接關系的示意圖。ESC和PHY之間的時鐘必須保持一致。LINK_STATUS是一個LED輸出信號…
2022-11-07 07:55:18
網絡通信中的PHY芯片接口種類有很多，之前接觸過GMII接口的PHY芯片RTL8211EG。但GMII接口數量較多，本文使用RGMII接口的88E1512搭建網絡通信系統。這類接口總線位寬小，可以
2023-06-06 15:43:13
什么是MAC和PHY？MAC與PHY是什么關系？什么是MII/RMII/GMII/RGMII？
2021-09-27 07:46:54
USB 3.0/2.0等多種接口類型，內核USB驅動已經兼容這幾種不同類型的USB接口，只需要根據實際的硬件設計修改對應的板級DTS配置，就可以使能相應的USB接口。 兩個Type-C
2022-11-18 16:23:02
en_tx_lpi_clockgating;int has_xgmac;};設備樹配置與解析// RK3568設備樹配置gmac0: ethernet@fe2a0000 &
2022-09-14 16:58:21
我正在使用 S32K148 微控制器，它是否支持帶 PHY 的 MII 模式？需要做什么設置才能在 MII 模式下工作？TX_CLK 和 RX_CLK 應該配置為 2.5MHz/25MHz 嗎？
2023-04-17 08:43:10
我們使用的是 NXP 的以太網交換機，零件號是 SJA1105QELY。框圖如下所示。
請求您對以下查詢的輸入：
我們想知道SJA1105QEL是否有內部電壓電平轉換器將PHY側MII信號
2023-06-12 08:44:16
和RMII接口》，介紹了STM32以太網和外部PHY的所有接口。如果有同學對SMI，MII和RMII接口不熟悉，建議看一下上面提到的兩篇文章，不然可能看不太懂下文。區域1：我們稱為SMI接口，用于配置外部PHY芯片。區域2：是數據交換接口，也就是上面我們說的MII接口和RMII接
2021-07-29 07:47:55
與 PHY 通訊。1. MII如圖 1 所示，MII 接口標準定義了 16 跟信號線，根據功能將其可以分為 3 組（發送，接收，載波偵聽和沖突監測），另外還有用于對 PHY 進行配置的 SMI 接口
2021-01-28 13:17:17
函數）：PHY Address,(PHY ID代碼中沒看到)，模式改為MII,GPIO管腳的配置。另外void LwIP_Init(void) 這個函數要修改嗎？把程序下載到板子上，網口的綠燈和黃燈都是
2014-07-18 11:53:52
偵聽和沖突監測），另外還有用于對 PHY進行配置的SMI接口。 發送 TX_CLK：MII接口需要25MHz的時鐘（100Mbits傳輸速率時），當以 10Mbits的速率工作，PHY內部的電路會對
2014-11-19 18:20:12
支持媒體獨立接口（MII）和精簡媒體獨立接口（RMII）。
?RMII是一種針數較低的替代方案，針對多端口應用低成本設計：
?用于調試的MII上的內部環回。
?用于PHY配置的MDC/MDIO
2023-09-11 07:20:19
支持媒體獨立接口（MII）和精簡媒體
獨立接口（RMII）。
?RMII是一種針數較低的替代方案，針對多端口應用
低成本設計：
?用于調試的MII上的內部環回。
?用于PHY配置的MDC/MDIO
2023-09-06 07:30:29
在上篇文章《STM32網絡之SMI接口》中，我們介紹了STM32網絡控制器的SMI接口，SMI接口主要是用于和外部PHY芯片通信，配置PHY寄存器用的。真正網絡通信的數據流并不是通過SMI接口
2021-08-05 07:01:43
接口與 PHY 通訊。1. MII如圖 1 所示，MII 接口標準定義了 16 跟信號線，根據功能將其可以分為 3 組（發送，接收，載波偵聽和沖突監測），另外還有用于對 PHY 進行配置的 SMI 接口
2021-08-10 11:28:38
am3352使用port1連接marvell6095，使用mii模式。管腳配置如下：
static struct pinmux_config mii1_pin_mux[] = [
["
2018-05-15 09:06:33
stm32總線接口有哪些，在上篇文章《STM32網絡之SMI接口》中，我們介紹了STM32網絡控制器的SMI接口，SMI接口主要是用于和外部PHY芯片通信，配置PHY寄存器用的。真正網絡通信的數據流
2021-08-05 07:28:55
OSI 的 7 層基準模型中 PHY 屬于第一層 ——物理層。PHY 是數據鏈路層的媒體訪問控制部分和媒體的接口。PHY 對所有傳輸的數據只是進行編碼轉化，沒有對有效數據信號進行任何分析或改變，但是
2021-03-25 11:26:24
(OSI) 模型的一部分。OSI 模型是通信系統內部功能的概念模型。在該模型中，介質接入控制 (MAC) 通過介質獨立接口 (MII) 連接 PHY。PHY 將包含一個物理編碼子層 (PCS)、一個物理
2022-11-21 06:04:29
我有一個使用 i.M6ULL 的設計。我需要它的兩個以太網接口 (FEC1 + FEC2)。在我的板上，兩個 FEC 都連接到 LAN8720A PHY。FEC1 具有 MDIO 地址為 0
2023-04-11 08:26:34
如何實現單片以太網微控制器？以太網MAC是什么？什么是MII？以太網PHY是什么？網卡上除RJ-45接口外，還需要其它元件嗎？造成以太網MAC和PHY單片整合難度高的原因是什么？10BaseT和100BaseTX PHY實現方式不同的原因何在？什么是曼徹斯特編碼？什么是4B/5B編碼？
2020-12-28 06:22:47
。 ? 時鐘產生模塊：產生 MII 接口的時鐘信號，這個時鐘信號需要滿足外部 PHY 芯片對時鐘的要求。? 輸出控制模塊：因為 MII 連接到外部 PHY 的數據線實際只有一根線，輸出控制模塊需要將輸出、輸入
2018-12-29 10:59:10
使用AM335X核心板自制底板，配置的mii2+dp83848，未使用mii1。 能夠連接到phy并配置為模式100/Full，但是ping不通，rx有數，不知道原因？
2022-01-12 07:24:35
的框圖，MII接口PHY用的25M時鐘，RMII接口用的50M時鐘，這個為什么要這么用呢？
方案二：OMAPL138=>EMIF=>硬件協議棧芯片=>PHY
? ? ? ? ?疑惑#1
2018-06-21 07:09:52
/ PHY以太網端口端口1/2。端口0提供兩個MII端口連接器，支持以下功能：支持外部MII- / RMII- / Turbo MII的MAC，LAN9303處于PHY模式，通過板載40針公MII連接器
2020-05-18 09:30:22
EVB-LAN9353，評估板，利用LAN9353提供具有雙RMII或單MII / RMII / Turbo MII接口的全功能三端口以太網交換機。 EVB-LAN9353通過板載RJ45連接器提供
2020-08-17 09:39:14
我在 MII 模式下使用 KSZ9021GN PHY。由于供應鏈問題，我們不得不求助于此 PHY。（Cube MX 說我不能使用 GMII 模式）。我遇到了這個明顯常見的問題：[15.650981
2022-12-26 10:12:45
如何配置clause 45接口的phy外設?有沒有相關的例程?我搜索到的官方例程好像都是用的clause 22 MDIO.
相對于clause 45來講,我下面的理解是對的嗎?
MAC MDIO
2024-01-18 08:57:19
協商？ - 這個TEMAC核心是否支持autoneg？在此先感謝。任何幫助都會很棒PS：我必須使用沒有可選管理接口（MDIO）的MII接口。
2019-11-05 09:46:20
某些phy芯片同時支持rmii和mii接口，比如ksz8863，那么工作的時候是自動識別連接方式嗎？
2019-09-26 04:13:47
MII接口的管腳定義有哪些？怎樣通過MII或者RMII接口進行網絡通信呢？
2021-10-28 08:03:00
型的USB接口，只需要根據實際的硬件設計修改對應的板級DTS配置，就可以使能相應的USB接口。RK3399 SDK DTS的默認配置，支持Type-C0 USB 3.0 OTG功能，Type-C1
2022-05-20 14:51:07
我正在使用自定義 P2041 板。有兩個 SGMII PHY，但此 PHY（作為硬件）沒有 MDIO 總線。簡而言之，我無法使用 MDIO 總線配置 PHY。但我正在使用 TBI 塊來獲取 PHY
2023-05-04 06:00:03
大家好，我將使用CYYSUB3610。我有個問題。是否有可能禁用內部PHY并直接使用MII或RMII接口與芯片？在我們的應用中，使用它更有效。溴穆拉特特米茲
2019-09-24 07:04:08
MAC是什么？RMII是什么？PHY又是什么？
2021-10-27 08:00:07
1. 有MII/RMII接口、且內置MAC的單片機，如 STM32F407、STM32F107方案：外置PHY，且內部程序要運行TCP/IP協議棧PHY芯片推薦列表：LAN8720、LAN8742
2021-08-05 06:39:42
怎樣去設計一種基于MII和RMII接口的STM32網絡電路呢？有哪些操作步驟呢？
2021-11-01 06:27:02
mac總線,mac接phy,phy接網線(當然也不是直接接上的,還有一個變壓裝置).
PHY和MAC之間是如何傳送數據和相互溝通的.通過IEEE定義的標準的MII/GigaMII(Media
2023-06-26 07:04:39
;PHY_uiLinkDelay);i++;if (i >= pPhyDev->PHY_uiTryMax) {return(MII_ERROR);}if (MII_READ(pPhyDev->
2016-08-29 18:06:16
，PhyAddr從0到31，重復掃描。請問：1、6748通過MDIO接口掃描32個Phy的現象，什么時候會停止？是掃到硬件的Phy就停止？2、為什么我這邊，代碼運行后，MDIO引腳一直有掃描32個Phy的信號？3
2018-07-25 07:38:40
個PHY（TLK110），使用EtherCat時只能用MII嗎？請問RMII什么情況下使用（只是少用7個IO，可’以擴展其他功能）？它們之間通過PINMUX切換使用？2.啟動配置芯片的引腳除了連接到CPU的啟動配置引腳還將該線連接到了CPU的PRU等引腳上，請問這些引腳的電平會不會影響到CPU的啟動方式？
2018-06-21 00:29:23
原子的例程是RMII接口用的是以太網中斷，我看ST官方例程中用的外部中斷，我使用的是MII接口，沒弄成功，我想問一下這個接口和中斷有沒有必然的聯系？
2019-11-05 03:47:55
MAC：S32K148PHY：LAN8710A（配置為MII模式）我想知道 enet_loopback 是否在 MII 模式下工作？如果不是，則必須進行哪些更改才能從 RMII 模式轉換為 MII
2023-04-17 06:17:31
方法可以實現單片機系統接入因特網：一種方法是利用NIC (網絡控制/網卡)實現網絡接口，由單片機來提供所需的網絡協議；另外一種方法是利用具有網絡協議棧結構的芯片和PHY(物理層的接收器)來實現網絡接口，主控
2019-04-30 07:00:16
RMII接口信號定義 RMII接口(Reduced MII接口)是簡化的MII接口。它也分為MAC模式和PHY模式。 RMII接口接收、發送和控制的同步參考時鐘REF_CLK是由外部時鐘源提供的50MHz信號。這與原來的MII接口
2011-03-28 16:20:33
118 在網絡通信鏈路中，需要將MAC與PHY連接，用于網絡數據的傳輸，常用的接口有MII、RMII、SMII、SSMII、SSSMII. GMII. RGMII. SGMII. TBI. RTBI.
2018-01-25 11:22:4817 以及RMII接口的PHY芯片SR8201G。2017年8月，和芯潤德推出首款MII/RMII接口的100M以太網PHY芯片SR8201F，該類型芯片目前廣泛應用于嵌入式系統和安防電子領域
2018-03-13 14:28:011768 。 LAN8720 是 RMII 接口的 10/100M 以太網 phy 芯片，其與 CoM-335x 的硬件連接和設計請參考《CoM-335X 底板設計手冊》。以下內容為具體步驟說明。
2018-05-17 08:19:0011057 。它包括一個數據接口和一個MAC和PHY之間的管理接口。 數據接口包括分別用于發送器和接收器的兩條獨立信道，每條信道都有自己的數據、時鐘和控制信號。MII數據接口總共需要16個信號。 管理接口是個雙信號接口：一個是時鐘信號，另一個是數據信號。
2018-05-18 13:51:0014870 )。在這里有一點需要特別說明下，那就是發送參考時鐘GTX_CLK，它和MII接口中的TX_CLK是不同的，MII接口中的TX_CLK是由PHY芯片提供給MAC芯片的。
2018-05-18 13:54:0018517 
介紹了以太網的物理層和鏈路層，重點討論了MII接口和RMII接口的信號定義和硬件設計，此外，介紹了在官方的例程中如何根據不同的PHY進行軟件的修改。
2018-07-03 05:10:0018662 網絡設備一定離不開MAC和PHY，有MAC和PHY的地方就有相應的接口，無論看得見或者看不見，它就在那里，不悲不喜。在以太網中，這個接口就是介質無關接口，英文稱為Media Independent
2019-06-22 09:51:5328924 
MII即媒體獨立接口，它是IEEE-802.3定義的以太網行業標準。它包括一個數據接口，以及一個MAC和PHY之間的管理接口（圖1）。數據接口包 括分別用于發送器和接收器的兩條獨立信道。每條信道都有自己的數據、時鐘和控制信號。
2019-08-24 10:17:2514515 Interface）的縮寫，翻譯成中文是“介質獨立接口”，該接口一般應用于以太網硬件平臺的MAC層和PHY層之間，MII接口的類型有很多，常用的有MII、RMII、SMII、SSMII、SSSMII、GMII
2021-01-18 10:34:132441 
通過本文對基于RGMII+phy的典型應用快速入門，解決問題。 ? 1. 以太網接口介紹 以太網接口包含管理、數據通信接口，管理接口也就是我們常說的MDC/MDIO，用來訪問phy寄存器，配置工作模式
2021-09-29 10:47:446045 
FIFO，會增加EtherCAT從站設備的傳輸延時，同時也會引入抖動，所以一般不建議在EtherCAT應用中使用，本文主要討論PHY的MII接口的硬件配置。
下圖是ESC和PHY MII之間的連接關系的示意圖。ESC和PHY之間的時鐘必須保持一致。LINK_STATUS是一個LED輸出信號…
2022-01-12 15:31:214831 
PHY是物理接口收發器，它實現物理層.IEEE-802.3標準定義了以太網PHY.包括MII/GMII（介質獨立接口）子層，PCS（物理編碼子層），PMA（物理介質附加）子層，PMD（物理介質相關）子層，MDI子層。
2021-12-20 10:00:5924046 STM32只有網絡外設時不能進行網絡通信的，因為STM32只提供了SMI接口，MII和RMII接口。我們還需要與之通信的外部網絡芯片，簡稱PHY芯片。
2022-09-01 10:21:152189 PHY芯片為OSI的最底層-物理層(Physical Layer)，通過MII/GMII/RMII/SGMII/XGMII等多種媒體獨立接口(介質無關接口)與數據鏈路層的MAC芯片相連，并通過MDIO接口實現對PHY狀態的監控、配置和管理。
2023-05-04 10:06:12900 
的芯片稱之為PHY，數據鏈路層的芯片稱之為MAC控制器。本文旨在學習以太網基礎MAC和PHY的知識，總結系統框架和物理硬件組成原理，了解各種接口。PHY&MAC&
2022-12-02 10:52:301375 
PHY芯片為OSI的最底層-物理層(Physical Layer)，通過MII/GMII/RMII/SGMII/XGMII等多種媒體獨立接口(介質無關接口)與數據鏈路層的MAC芯片相連，并通過MDIO接口實現對PHY狀態的監控、配置和管理。
2023-07-26 11:46:20611 本文主要介紹以太網的MAC（Media Access Control，即媒體訪問控制子層協議）和PHY（物理層）之間的MII（Media Independent Interface ，媒體獨立接口），以及MII的各種衍生版本——GMII、SGMII、RMII、RGMII等。
2023-07-26 11:48:086211 
MII接口進行通信和連接，到了MultiG車載以太網時，MII接口就包含了更多芯片廠商的接口比如SGMII，USXGMII，XFI等等， 但是往往這些接口是非標準的而且速率越來越高，怎么樣才能更好的進行測試呢？ content 直播預告 本期云上大講堂， 泰克技術經理
2023-08-30 10:15:02427 
電子發燒友App
工商網監
評論