1.IIC總線結(jié)構(gòu)

2.IIC時(shí)序

3.IIC概念

1、開(kāi)始條件（start condition）：

為了標(biāo)識(shí)傳輸正式啟動(dòng)， master 設(shè)備會(huì)將 SCL 置為高電平（當(dāng)總線空閑時(shí)， SDA 和 SCL 都處于高電平狀態(tài)），然后將 SDA 拉低，這樣，所有 slave 設(shè)備就會(huì)知道傳輸即將開(kāi)始。如果兩個(gè) master 設(shè)備在同一時(shí)刻都希望獲得總線的所有權(quán)，那么誰(shuí)先將 SDA 拉低，誰(shuí)就贏得了總線的控制權(quán)。在整個(gè)通信期間，可以存在多個(gè) start 來(lái)開(kāi)啟每一次新的通信序列（ communication sequence ），而無(wú)需先放棄總線的控制權(quán)，后面會(huì)講到這種機(jī)制。

注意，在正常傳輸數(shù)據(jù)過(guò)程中，當(dāng) SCL 處于高電平時(shí)，SDA 上的值不應(yīng)該變化。

2、地址幀（address frame）：

地址幀總是在一次通信的最開(kāi)始出現(xiàn)。一個(gè) 7-bit 的地址是從最高位（ MSB ）開(kāi)始發(fā)送的，這個(gè)地址后面會(huì)緊跟 1-bit的操作符， 1 表示讀操作， 0 表示寫操作。

3、應(yīng)答 AC K/NACK接下來(lái)的一個(gè) bit 是 NACK/ACK ，當(dāng)這個(gè)幀中前面 8bits 發(fā)送完后，接收端的設(shè)備獲得 SDA 控制權(quán)，此時(shí)接收設(shè)備應(yīng)該在第 9 個(gè)時(shí)鐘脈沖之前回復(fù)一個(gè) ACK （將 SDA 拉低）以表示接收正常，如果接收設(shè)備沒(méi)有將 SDA 拉低，則說(shuō)明接收設(shè)備可能沒(méi)有收到數(shù)據(jù)（如尋址的設(shè)備不存在或設(shè)備忙）或無(wú)法解析收到的消息，如果是這樣，則由 master來(lái)決定如何處理（ stop 或 repeated start condition ）。

4、數(shù)據(jù)幀（data frames）：

在地址幀發(fā)送之后，就可以開(kāi)始傳輸數(shù)據(jù)了。Master 繼續(xù)產(chǎn)生時(shí)鐘脈沖，而數(shù)據(jù)則由 master （寫操作）或 slave （讀操作）放到 SDA 上。每個(gè)數(shù)據(jù)幀 8bits ，數(shù)據(jù)幀的數(shù)量可以是任意的，直到產(chǎn)生停止條件。每一幀數(shù)據(jù)傳輸（即每8-bit ）之后，接收方就需要回復(fù)一個(gè) ACK 或 NACK （寫數(shù)據(jù)時(shí)由 slave 發(fā)送 ACK ，讀數(shù)據(jù)時(shí)由 master 發(fā)送 ACK 。當(dāng) master 知道自己讀完最后一個(gè) byte 數(shù)據(jù)時(shí)，可發(fā)送 NACK 然后接 stop condition ）。

5、停止條件（stop condition）：

當(dāng)所有數(shù)據(jù)都發(fā)送完成時(shí)， master 將產(chǎn)生一個(gè)停止條件。停止條件定義為：在 SDA 置于低電平時(shí)，將 SCL 拉高并保持高電平，然后將 SDA 拉高。注意，在正常傳輸數(shù)據(jù)過(guò)程中，當(dāng) SCL 處于高電平時(shí)，SDA 上的值不應(yīng)該變化，防止意外產(chǎn)生一個(gè)停止條件。

6、重復(fù)開(kāi)始條件（repeated start condition）：

有時(shí) master 需要在一次通信中進(jìn)行多次消息交換（例如與不同的 slave 傳輸消息，或切換讀寫操作），并且期間不希望被其他 master 干擾，這時(shí)可以使用“重復(fù)開(kāi)始條件” —— 在一次通信中， master 可以產(chǎn)生多次 start condition ，來(lái)完成多次消息交換，最后再產(chǎn)生一個(gè) stop condition 結(jié)束整個(gè)通信過(guò)程。由于期間沒(méi)有 stop condition ，因此 master一直占用總線，其他 master 無(wú)法切入。為了產(chǎn)生一個(gè)重復(fù)的開(kāi)始條件， SDA 在 SCL 低電平時(shí)拉高，然后 SCL 拉高。接著 master 就可以產(chǎn)生一個(gè)開(kāi)始條件繼續(xù)新的消息傳輸（按照正常的 7-bit/10-bit 地址傳輸時(shí)序）。重復(fù)開(kāi)始條件的傳輸時(shí)序如下圖所示：

7、時(shí)鐘拉伸（clock stretching）（了解即可）：

有時(shí)候，低速 slave 可能由于上一個(gè)請(qǐng)求還沒(méi)處理完，尚無(wú)法繼續(xù)接收 master 的后續(xù)請(qǐng)求，即 master 的數(shù)據(jù)傳輸速率超過(guò)了 slave 的處理能力。這種情況下， slave 可以進(jìn)行時(shí)鐘拉伸來(lái)要求 master 暫停傳輸數(shù)據(jù) —— 通常時(shí)鐘都是由 master 提供的， slave 只是在 SDA 上放數(shù)據(jù)或讀數(shù)據(jù)。而時(shí)鐘拉伸則是 slave 在 master 釋放 SCL 后，將 SCL 主動(dòng)拉低并保持，此時(shí)要求 master 停止在 SCL 上產(chǎn)生脈沖以及在 SDA 上發(fā)送數(shù)據(jù)，直到 slave 釋放 SCL （ SCL 為高電平）。之后， master 便可以繼續(xù)正常的數(shù)據(jù)傳輸了。可見(jiàn)時(shí)鐘拉伸實(shí)際上是利用了時(shí)鐘同步的機(jī)制（見(jiàn)下文），只是時(shí)鐘由 slave 產(chǎn)生。

如果系統(tǒng)中存在這種低速 slave 并且 slave 實(shí)現(xiàn)了 clock stretching ，則 master 必須實(shí)現(xiàn)為能夠處理這種情況，實(shí)際上大部分 slave 設(shè)備中不包含 SCL 驅(qū)動(dòng)器的，因此無(wú)法拉伸時(shí)鐘。

所以更完整的 I2C 數(shù)據(jù)傳輸時(shí)序圖為：

8、10-bit 地址空間（了解即可）

在 10-bit 地址的 I2C 系統(tǒng)中，需要兩個(gè)幀來(lái)傳輸 slave 的地址。第一個(gè)幀的前 5 個(gè) bit 固定為 b11110 ，后接 slave 地址的高 2 位，第 8 位仍然是 R/W 位，接著是一個(gè) ACK 位，由于系統(tǒng)中可能有多個(gè) 10-bit slave 設(shè)備地址的高 2bit相同，因此這個(gè) ACK 可能由多有 slave 設(shè)備設(shè)置。第二個(gè)幀緊接著第一幀發(fā)送，包含 slave 地址的低 8 位（ 7:0 ），接著該地址的 slave 回復(fù)一個(gè) ACK （或 NACK ）。

注意， 10-bit 地址的設(shè)備和 7-bit 地址的設(shè)備在一個(gè)系統(tǒng)中是可以并存的，因?yàn)?7-bit 地址的高 5 位不可能是 b11110 。實(shí)際上對(duì)于 7-bit 的從設(shè)備地址，合法范圍為 b0001XXX-b1110XXX ，’ X ’表示任意值，因此該類型地址最多有 112個(gè)（其他為保留地址 [1] ）。

兩個(gè)地址幀傳輸完成后，就開(kāi)始數(shù)據(jù)幀的傳輸了，這和 7-bit 地址中的數(shù)據(jù)幀傳輸過(guò)程相同。

9、時(shí)鐘同步和仲裁（了解即可）：

如果兩個(gè) master 都想在同一條空閑總線上傳輸，此時(shí)必須能夠使用某種機(jī)制來(lái)選擇將總線控制權(quán)交給哪個(gè) master ，這是通過(guò)時(shí)鐘同步和仲裁來(lái)完成的，而被迫讓出控制權(quán)的 master 則需要等待總線空閑后再繼續(xù)傳輸。在單一 master的系統(tǒng)上無(wú)需實(shí)現(xiàn)時(shí)鐘同步和仲裁。

10、時(shí)鐘同步（了解即可）：

時(shí)鐘同步是通過(guò) I2C 接口和 SCL 之間的線“與”（ wired-AND ）來(lái)完成的，即如果有多個(gè) master 同時(shí)產(chǎn)生時(shí)鐘，那么只有所有 master 都發(fā)送高電平時(shí)， SCL 上才表現(xiàn)為高電平，否則 SCL 都表現(xiàn)為低電平。

11、總線仲裁（了解即可）：

總線仲裁和時(shí)鐘同步類似，當(dāng)所有 master 在 SDA 上都寫 1 時(shí)， SDA 的數(shù)據(jù)才是 1 ，只要有一個(gè) master 寫 0 ，那此時(shí) SDA 上的數(shù)據(jù)就是 0 。一個(gè) master 每發(fā)送一個(gè) bit 數(shù)據(jù)，在 SCL 處于高電平時(shí)，就檢查看 SDA 的電平是否和發(fā)送的數(shù)據(jù)一致，如果不一致，這個(gè) master 便知道自己輸?shù)糁俨茫缓笸Ｖ瓜?SDA 寫數(shù)據(jù)。也就是說(shuō)，如果 master一直檢查到總線上數(shù)據(jù)和自己發(fā)送的數(shù)據(jù)一致，則繼續(xù)傳輸，這樣在仲裁過(guò)程中就保證了贏得仲裁的 master 不會(huì)丟失數(shù)據(jù)。

輸?shù)糁俨玫?master 在檢測(cè)到自己輸了之后也不再產(chǎn)生時(shí)鐘脈沖，并且要在總線空閑時(shí)才能重新傳輸。仲裁的過(guò)程可能要經(jīng)過(guò)多個(gè) bit 的發(fā)送和檢查，實(shí)際上兩個(gè) master 如果發(fā)送的時(shí)序和數(shù)據(jù)完全一樣，則兩個(gè) master都能正常完成整個(gè)的數(shù)據(jù)傳輸。

12.IIC注意項(xiàng)

在正常傳輸數(shù)據(jù)過(guò)程中，當(dāng) SCL 處于高電平時(shí)，SDA 上的值不應(yīng)該變化，因此利用 SCL處于高電平時(shí)，數(shù)據(jù)變化來(lái)區(qū)分起始和停止信號(hào)，和數(shù)據(jù)傳輸?shù)靡詤^(qū)分。

SCL處于高電平時(shí)：SDA拉低為起始信號(hào)，SDA拉高為停止信號(hào)。