一、什么是I2C協(xié)議

I2C協(xié)議是一個允許一主多從進行通訊的協(xié)議。它就像串行外設(shè)接口（SPI）一樣，只能用于短距離通信。又像異步串行接口（如RS232或UART）， 只需要兩根信號線來交換信息。

實現(xiàn)I2C需要兩根信號線完成信息交換，SCL時鐘信號線，SDA數(shù)據(jù)輸入/輸出線。它屬于同步通信，由于輸入輸出數(shù)據(jù)均使用一根線，因此通信方向為半雙工。

總結(jié)：短距離、一主多從、半雙工、兩根線、同步通訊

二、名詞解釋

什么是半雙工呢？什么是同步通訊？什么是異步通訊？

1 什么是半雙工？

數(shù)據(jù)通信中，數(shù)據(jù)在線路上的傳送方式可以分為單工通信、半雙工通信和全雙工通信三種。

單工通信：是指消息只能單方向傳輸?shù)墓ぷ鞣绞健＠邕b控、遙測(一部分)，就是單工通信方式。單工通信信道是單向信道，發(fā)送端只能發(fā)送信息，不能接收信息；接收端只能接收信息，不能發(fā)送信息。

半雙工：是指數(shù)據(jù)可以沿兩個方向傳送，但同一時刻一個信道只允許單方向傳送，因此又被稱為雙向交替通信。半雙工方式要求收發(fā)兩端都有發(fā)送和接收能力。由于這種方式要頻繁變換信道方向，故效率低，但可以節(jié)約傳輸線路。

全雙工：是指在通信的任意時刻，線路上可以同時存在A到B和B到A的雙向信號傳輸。在全雙工方式下，通信系統(tǒng)的每一端都設(shè)置了發(fā)送器和接收器，因此，能控制數(shù)據(jù)同時在兩個方向上傳送。全雙工方式無需進行方向的切換，因此，沒有切換操作所產(chǎn)生的時間延遲，這對那些不能有時間延誤的交互式應(yīng)用（例如遠程監(jiān)測和控制系統(tǒng)）十分有利。比如，電話機則是一種全雙工設(shè)備，其通話雙方可以同時進行對話。

2.2 什么是同步通訊

同步通信：發(fā)送端在發(fā)送串行數(shù)據(jù)的同時，提供一個時鐘信號，并按照一定的約定（例如：在時鐘信號的上升沿的時候，將數(shù)據(jù)發(fā)送出去）發(fā)送數(shù)據(jù)，接收端根據(jù)發(fā)送端提供的時鐘信號，以及大家的約定，接收數(shù)據(jù)。如：I2C、SPI等有時鐘信號的協(xié)議，都屬于這種通信方式。

異步通信：接收方并不知道數(shù)據(jù)什么時候會到達，收發(fā)雙方可以有各自自己的時鐘。發(fā)送方發(fā)送的時間間隔可以不均，接收方是在數(shù)據(jù)的起始位和停止位的幫助下實現(xiàn)信息同步的。這種傳輸通常是很小的分組，比如：一個字符為一組，數(shù)據(jù)組配備起始位和結(jié)束位。所以這種傳輸方式的效率是比較低的，因為額外加入了很多的輔助位作為負載，常用在低速的傳輸中。

同步通信與異步通信區(qū)別：

（1）同步通信要求接收端時鐘頻率和發(fā)送端時鐘頻率一致，發(fā)送端發(fā)送連續(xù)的比特流；異步通信時不要求接收端時鐘和發(fā)送端時鐘同步，發(fā)送端發(fā)送完一個字節(jié)后，可經(jīng)過任意長的時間間隔再發(fā)送下一個字節(jié)。

（2）同步通信效率高，異步通信效率較低。

（3）同步通信較復(fù)雜，雙方時鐘的允許誤差較小；異步通信簡單，雙方時鐘可允許一定誤差。

（4）同步通信可用于點對多點；異步通信只適用于點對點。

三、I2C的功能特點

I2C最重要的功能包括：

• 只需要兩條總線；
• 沒有嚴格的波特率要求，例如使用RS232，主設(shè)備生成總線時鐘；
• 所有組件之間都存在簡單的主/從關(guān)系，連接到總線的每個設(shè)備均可通過唯一地址進行軟件尋址；
• I2C是真正的多主設(shè)備總線，可提供仲裁和沖突檢測；
• 傳輸速度：
  • 標準模式：Standard Mode = 100 Kbps
  • 快速模式：Fast Mode = 400 Kbps
  • 高速模式：High speed mode = 3.4 Mbps
  • 超快速模式：Ultra fast mode = 5 Mbps
• 最大主設(shè)備數(shù)：無限制；
• 最大從機數(shù)：理論上是127；

四、I2C的高阻態(tài)

漏極開路（Open Drain）即高阻狀態(tài)，適用于輸入/輸出，其可獨立輸入/輸出低電平和高阻狀態(tài)，若需要產(chǎn)生高電平，則需使用外部上拉電阻

高阻狀態(tài)：高阻狀態(tài)是三態(tài)門電路的一種狀態(tài)。邏輯門的輸出除有高、低電平兩種狀態(tài)外，還有第三種狀態(tài)——高阻狀態(tài)的門電路。電路分析時高阻態(tài)可做開路理解。

我們知道IIC的所有設(shè)備是接在一根總線上的，那么我們進行通信的時候往往只是幾個設(shè)備進行通信，那么這時候其余的空閑設(shè)備可能會受到總線干擾，或者干擾到總線，怎么辦呢？

為了避免總線信號的混亂，IIC的空閑狀態(tài)只能有外部上拉， 而此時空閑設(shè)備被拉到了高阻態(tài)，也就是相當于斷路， 整個IIC總線只有開啟了的設(shè)備才會正常進行通信，而不會干擾到其他設(shè)備。

五、數(shù)據(jù)傳輸協(xié)議

主設(shè)備和從設(shè)備進行數(shù)據(jù)傳輸時遵循以下協(xié)議格式。數(shù)據(jù)通過一條SDA數(shù)據(jù)線在主設(shè)備和從設(shè)備之間傳輸0和1的串行數(shù)據(jù)。串行數(shù)據(jù)序列的結(jié)構(gòu)可以分為：

1 起始位

當主設(shè)備決定開始通訊時，需要發(fā)送開始信號，并且執(zhí)行以下過程：

• 將SDA線由高電平切換成低電平；
• 將SCL線由高電平切換成低電平；

在主設(shè)備發(fā)送開始條件信號之后，所有從機即使處于睡眠模式也將變?yōu)榛顒訝顟B(tài)，并等待接收地址位。

2 地址位

地址位支持7bit、10bit，主設(shè)備如果需要向從機發(fā)送/接收數(shù)據(jù)，首先要發(fā)送對應(yīng)從機的地址，然后會匹配總線上掛載的從機的地址，故地址為主要用來辨識不同設(shè)備。

地址位由主機發(fā)送，從設(shè)備負責接受并識別該地址是否位自己地址。

3 讀寫位

由于I2C是半雙工通訊，所以設(shè)備需要確定數(shù)據(jù)傳輸?shù)姆较颍室肓俗x寫位。

• 如果主設(shè)備需要將數(shù)據(jù)發(fā)送到從設(shè)備，則該位設(shè)置為 0；
• 如果主設(shè)備需要往從設(shè)備接收數(shù)據(jù)，則將其設(shè)置為 1 ；

讀寫位由主機發(fā)送；1表示讀操作，0表示寫操作。

4 應(yīng)答位

I2C最大的一個特點就是有完善的應(yīng)答機制，從機接收到主機的數(shù)據(jù)時，會回復(fù)一個應(yīng)答信號來通知主機表示“我收到了”。

應(yīng)答信號：出現(xiàn)在1個字節(jié)傳輸完成之后，即第9個SCL時鐘周期內(nèi)，此時主機需要釋放SDA總線，把總線控制權(quán)交給從機，由于上拉電阻的作用，此時總線為高電平，如果從機正確的收到了主機發(fā)來的數(shù)據(jù)，會把SDA拉低，表示應(yīng)答響應(yīng)。

非應(yīng)答信號：當?shù)?個SCL時鐘周期時，SDA保持高電平，表示非應(yīng)答信號。

非應(yīng)答信號可能是主機產(chǎn)生也可能是從機產(chǎn)生，產(chǎn)生非應(yīng)答信號的情況主要有以下幾種：

• I2C總線上沒有主機所指定地址的從機設(shè)備；
• 從機正在執(zhí)行一些操作，處于忙狀態(tài)，還沒有準備好與主機通訊；
• 主機發(fā)送的一些控制命令，從機不支持；
• 主機接收從機數(shù)據(jù)時，主機產(chǎn)生非應(yīng)答信號，通知從機數(shù)據(jù)傳輸結(jié)束，不要再發(fā)數(shù)據(jù)了；

5 數(shù)據(jù)位

I2C數(shù)據(jù)總線傳輸要保證在SCL為高電平時，SDA數(shù)據(jù)穩(wěn)定，所以SDA上數(shù)據(jù)變化只能在SCL為低電平時

一次傳輸?shù)臄?shù)據(jù)總共有8位，由發(fā)送方設(shè)置，它需要將數(shù)據(jù)位傳輸?shù)浇邮辗健?/p>

發(fā)送之后會緊跟一個ACK / NACK位，如果接收器成功接收到數(shù)據(jù)，則從機發(fā)送ACK。否則，從機發(fā)送NACK。

數(shù)據(jù)可以重復(fù)發(fā)送多個，直到接收到停止位為止。

6 停止位

當主設(shè)備決定結(jié)束通訊時，需要發(fā)送結(jié)束信號，需要執(zhí)行以下動作：

• 先將SDA線從低電壓電平切換到高電壓電平；
• 再將SCL線從高電平拉到低電平；

總結(jié)，寫寄存器的標準流程為：

1. Master發(fā)起START
2. Master發(fā)送I2C addr（7bit）和w操作0（1bit），等待ACK
3. Slave發(fā)送ACK
4. Master發(fā)送reg addr（8bit），等待ACK
5. Slave發(fā)送ACK
6. Master發(fā)送data（8bit），即要寫入寄存器中的數(shù)據(jù)，等待ACK
7. Slave發(fā)送ACK
8. 第6步和第7步可以重復(fù)多次，即順序?qū)懚鄠€寄存器
9. Master發(fā)起STOP

讀寄存器的標準流程為：

1. Master發(fā)送I2C addr（7bit）和w操作1（1bit），等待ACK
2. Slave發(fā)送ACK
3. Master發(fā)送reg addr（8bit），等待ACK
4. Slave發(fā)送ACK
5. Master發(fā)起START
6. Master發(fā)送I2C addr（7bit）和r操作1（1bit），等待ACK
7. Slave發(fā)送ACK
8. Slave發(fā)送data（8bit），即寄存器里的值
9. Master發(fā)送ACK
10. 第8步和第9步可以重復(fù)多次，即順序讀多個寄存器

六、仲裁機制

在多主的通信系統(tǒng)中。總線上有多個節(jié)點，它們都有自己的尋址地址，可以作為從節(jié)點被別的節(jié)點訪問，同時它們都可以作為主節(jié)點向其他的節(jié)點發(fā)送控制字節(jié)和傳送數(shù)據(jù)。

但是如果有兩個或兩個以上的節(jié)點都向總線上發(fā)送啟動信號并開始傳送數(shù)據(jù)，這樣就形成了沖突。要解決這種沖突，就要進行仲裁的判決，這就是I2C總線上的仲裁。

I2C總線上的仲裁分兩部分：SCL線的同步和SDA線的仲裁。

1 SCL線的同步

SCL同步是由于總線具有線 “與” 的邏輯功能（開漏輸出），即只要有一個節(jié)點發(fā)送低電平時，總線上就表現(xiàn)為低電平。當所有的節(jié)點都發(fā)送高電平時，總線才能表現(xiàn)為高電平。正是由于線“與”邏輯功能的原理，當多個節(jié)點同時發(fā)送時鐘信號時，在總線上表現(xiàn)的是統(tǒng)一的時鐘信號，這就是SCL的同步原理。

2 SDA線的仲裁

總線仲裁是為了解決多設(shè)備同時競爭中線控制權(quán)的問題，通過一定的裸機來決定哪個設(shè)備能夠獲得最終的總線控制權(quán)。

SDA線的仲裁也是建立在總線具有線與邏輯功能的原理上的。節(jié)點在發(fā)送1位數(shù)據(jù)后，比較總線上所呈現(xiàn)的數(shù)據(jù)與自己發(fā)送的是否一致（類似于CAN總線的回讀機制）。

• 是，繼續(xù)發(fā)送；
• 否則，退出競爭；

I2C總線的控制邏輯：低電平優(yōu)先

SDA線的仲裁可以保證I2C總線系統(tǒng)在多個主節(jié)點同時企圖控制總線時通信正常進行并且數(shù)據(jù)不丟失，總線系統(tǒng)通過仲裁只允許一個主節(jié)點可以繼續(xù)占據(jù)總線。

上圖過程分析：

第一個周期：所有設(shè)備發(fā)送1，做與運算后的結(jié)果為1，與自己發(fā)送的數(shù)據(jù)相同，繼續(xù)發(fā)送；

第二個周期：所有設(shè)備發(fā)送1，做與運算后的結(jié)果為1，與自己發(fā)送的數(shù)據(jù)相同，繼續(xù)發(fā)送；

第三個周期：所有設(shè)備發(fā)送0，做與運算后的結(jié)果為0，與自己發(fā)送的數(shù)據(jù)相同，繼續(xù)發(fā)送；

第四個周期：AB設(shè)備發(fā)送1，C設(shè)備發(fā)送0，做與運算后結(jié)果為0，與AB發(fā)送的數(shù)據(jù)不同，則AB退出競爭，節(jié)點C獲勝；

注：若AB兩個設(shè)備發(fā)送0，C設(shè)備發(fā)送1，這最后與運算結(jié)果為0，與AB數(shù)據(jù)格式相同，與C數(shù)據(jù)格式不同，則C退出，AB繼續(xù)發(fā)送，直至AB中有一個退出。

SDA仲裁和SCL時鐘同步處理過程沒有先后關(guān)系，而是同時進行的。

七、I2C死鎖

在實際使用過程中，I2C比較容易出現(xiàn)的一個問題就是死鎖 ，死鎖在I2C中主要表現(xiàn)為：I2C死鎖時表現(xiàn)為SCL為高，SDA一直為低。

在I2C主設(shè)備進行讀寫操作的過程中，主設(shè)備在開始信號后控制SCL產(chǎn)生8個時鐘脈沖，然后拉低SCL信號為低電平，在這個時候，從設(shè)備輸出應(yīng)答信號，將SDA信號拉為低電平。

如果這個時候主設(shè)備異常復(fù)位，SCL就會被釋放為高電平。此時，如果從設(shè)備沒有復(fù)位，就會繼續(xù)I2C的應(yīng)答，將SDA一直拉為低電平，直到SCL變?yōu)榈碗娖剑艜Y(jié)束應(yīng)答信號。

而對于I2C主設(shè)備來說，復(fù)位后檢測SCL和SDA信號，如果發(fā)現(xiàn)SDA信號為低電平，則會認為I2C總線被占用，會一直等待SCL和SDA信號變?yōu)楦唠娖健?/p>

這樣，I2C主設(shè)備等待從設(shè)備釋放SDA信號，而同時I2C從設(shè)備又在等待主設(shè)備將SCL信號拉低以釋放應(yīng)答信號，兩者相互等待，I2C總線進人一種死鎖狀態(tài)。

同樣，當I2C進行讀操作，I2C從設(shè)備應(yīng)答后輸出數(shù)據(jù)，如果在這個時刻I2C主設(shè)備異常復(fù)位而此時I2C從設(shè)備輸出的數(shù)據(jù)位正好為0，也會導致I2C總線進入死鎖狀態(tài)。