在我們的EMC測試案例中，共模傳導性抗擾度測試的例子還是很多的，例如：

• IEC61000-4-6 或 ISO11452-7 標準規定的傳導抗擾度測試;
• 標準 IEC61000-4-4 規定的電快速瞬變脈沖群 ( EFT/B) 測試;
• 標準 IEC61000-4-5 規定的線對地浪涌測試;
• 標準 ISO11452-4 規定的BCI（Bulk current injection也稱大電流注入法，是機動車電子電器組件的電磁輻射抗擾性限值和測量方法）測試
• 國軍標GJB152A 中規定的 CS109? CS114? CS115? CS116 測試?

其中標準IEC61000-4-4規定的EFT/B和 ISO11452-4 規定的 BCI 測試是最典型的共模抗擾度測試?

Part 1

共模干擾電流干擾原理

在共模抗擾度測試中，我們的測試方法和原理如下：

首先，我們通常會在被測產品的各種電源端口和信號端口上，疊加以共模干擾電壓；

這種共模干擾電壓通常會以共模電流的形式被注入到被測產品的內部電路中；

因為不同位置阻抗不同，所以共模電流會在電路中轉換成差模干擾電壓，而這種干擾電壓，是很可能影響正常的電壓信號的，具體過程下面會詳細介紹。

另外，需要注意的是，產品的機械結構形式在EFT/B 共模電流的路徑與大小上起著決定性的作用。

下圖為共模干擾電流流過地阻抗產生壓降的過程：

從圖中我們可以得到如下信息：

當在信號線S1和GND上同時注入共模電流Iext時，由于S1的對地阻抗和比GND對地阻抗高，所以會在IC1輸入端口形成差模干擾信號。

電容 C 起到濾波的作用，保護了芯片IC1，這也是我們常常在連接器接口附近加濾波電容的原因。

人往高處走，水往低處流，電流也像水流一樣，會沿著低阻抗的路徑進行傳輸，圖中Z0V為兩個芯片之間的地阻抗，US為有用信號。

UCM為Z0V兩端的電壓，也可以被稱為干擾電壓，其中

UCM≈Z0V*Iext.

由上面式子可以看出，當干擾電流一定時, 干擾電壓 UCM的大小由 Z0V決定?

也就是說,要想干擾最小，就要盡量減少地平面阻抗，為此，我們可以在 PCB 中單獨設置一個地平面。

例如, 一個完整 (無過孔? 無縫隙) 的地平面, 在100 MHz的頻率時, 只有約3.7mΩ 的阻抗?

即使有 100A 的瞬態電流流過 3.7mΩ 的阻抗, 也只會產生 0.37 V 的壓降, 種壓降對于一般的信號電平來說不會造成影響?

但是，如果地平面存在1cm的縫隙就會產生1nH的電感效應, 當有 100 A 的電快速瞬變脈沖群共模電流流過這個裂縫時, 所產生的壓降如下:

V = | L×dI/ dt |=1nH×100 A/5ns = 20 V

20V的壓降就幾乎對所有的常規信號造成影響了，這就是我們經常在設計中強調的設計規則：一定要保持地平面的完整性。

Part 2****共模干擾電流對差分電路的干擾原理：

如下圖所示：

同前面單端信號類似，當共模電流 ICM流過地平面時, 必然會在地平面的阻抗 Z0V兩端產生壓降?

假設模電流ICM保持不變, 地平面阻抗越大, 壓降就會越大?

圖中UCM1 ? UCM2 ? UCM3 ? UCM4可以看成是由共模電流引起的差分線對參考地的共模干擾電壓 。

圖中Z1 ? Z2為差分線對與參考地之間的阻抗, ZS1 ? ZS2為IC的輸入/ 輸出阻抗，由于我們在設計中，不可能保證Z1 和 Z2，ZS1 和ZS2完全相等，這樣就會造成UCM1 ? UCM2 ? UCM3 ? UCM4的值也不完成相同。

這樣由于電路的不平衡，造成部分共模電壓轉化為差模干擾電壓 U diff , 進而對差分信號電路產生干擾?

由此可見, 對于差分信號來說, 地平面的阻抗也同樣重要?

同時, PCB 在Layout時, 一定要保證差分線對的各種寄生參數保持平衡一致，如有完整的參考地平面，過孔位置相同，保持等間距等規則一定要遵守?