2015-03-02 11:08 提問(wèn)
高速信號(hào)線(xiàn)的等長(zhǎng)控制：微帶線(xiàn)與帶狀線(xiàn)
高速信號(hào)線(xiàn)的等長(zhǎng)控制：微帶線(xiàn)與帶狀線(xiàn)
4個(gè)回答
按時(shí)間排序
按票數(shù)排序
厲害啊！ 
對(duì)于高速并行接口信號(hào)走線(xiàn)，如DDR3，通常要要求同組線(xiàn)統(tǒng)一換層，換層前后的線(xiàn)盡量保持等長(zhǎng)。 對(duì)于普通的FR4，內(nèi)層傳輸速度約6000mil/ns,外層約6800mil/ns。詳細(xì)的時(shí)序差異可以根據(jù)此數(shù)據(jù)估算。但是總比不上同層走線(xiàn)精確，因此對(duì)于太高速的并行信號(hào)，不建議同組內(nèi)的信號(hào)走在不同層。 1、至于過(guò)孔，如果板不厚，粗糙的就按孔長(zhǎng)換算，差不太多。比如L1換到L3，就算這一小段的長(zhǎng)度就可以了。 2、如前面說(shuō)的，僅針對(duì)傳輸速度，當(dāng)然微帶線(xiàn)要長(zhǎng)一些。
微帶線(xiàn)比帶狀線(xiàn)的傳輸速度要快一些，一組總線(xiàn)比如DDR1600，PCB板層有限，必須一些數(shù)據(jù)線(xiàn)在微帶線(xiàn)一些數(shù)據(jù)線(xiàn)在帶狀線(xiàn)線(xiàn)。為了控制總線(xiàn)的時(shí)序一致性 必須要做等長(zhǎng)控制
1，帶狀線(xiàn)也要計(jì)算過(guò)孔的1.6mm的板厚的長(zhǎng)度嗎？但是按照1.6mm是否不太合適，因?yàn)閹罹€(xiàn)是在板層的中間的，不會(huì)占用整個(gè)板厚的長(zhǎng)度。
2，如果其他方面都考慮了，僅僅針對(duì)帶狀線(xiàn)和微帶線(xiàn)的傳輸速度，是否微帶線(xiàn)要比帶狀線(xiàn)要長(zhǎng)一些為好？
你想表達(dá)什么？
