1 系統總體設計

　　本數據采集系統的設計主要分為硬件和軟件設計兩部分。其中硬件設計主要包括信號調理、A/D轉換、數據存儲、控制部分以及USB接口部分等實現內容。

　　系統軟件設計分為USBN件(Firmware)、USB設備驅動程序以及主機應用程序三部分內容。在Windows操作平臺下，主機應用程序通過USB設備驅動程序與系統硬件接口USBDI(USBDeviceInterface)進行通信，然后由系統產生USB數據的傳送動作。固件則是運行在接口芯片中的代碼，用以響應各種來自系統的USB標準請求，完成數據的交換工作和事務處理。系統結構框架圖如圖1所示。

?

　　2 系統硬件設計

　　USB數據采集板硬件電路設計實現共分為5大部分，它們分別是信號調理、A/D轉換、數據存儲、控制部分以及USB接口部分。

　　2.1 信號調理

　　信號調理部分由脈沖計數式鑒頻器完成。它由四部分組成(如圖2所示)，即過零比較器、微分電路、脈沖形成電路和低通濾波器，輸入的調頻波Ui(t)經過零比較器后變成調頻方波信號U1(t)，調頻方波信號通過微分電路后變為微分脈沖序列U2(t)，微分脈沖序列經過脈沖形成電路后變為等脈寬的方波脈沖序列U3(t)，等脈寬的方波脈沖序列通過低通濾波器后就輸出調制信號Uo(t)。鑒頻器各部分的波形如圖3所示。

?

　　2.2 主控芯片的工作方式

　　本設計采用的主控芯片是Cypress公司的USB2.0控制芯片CY7C68013，它與計算機通過USB接口相連，使設備能在PC機的控制下進行操作。USB主控芯片通過邏輯控制電路連接到FIFO和A/D轉換后的數據傳送至FIFO芯片進行緩沖，緩沖后的數據輸入主控芯片的從FIFO中，然后從FIFO以DMA(直接內存存取)的方式經由SIE(串行接口引擎)傳給PC機。

　　為了實現高速數據采集的功能，A/D芯片采用的ADl*，它是一款12位，最高轉換速度可達100kHz的A/D轉換芯片，考慮到對FIFO容量的需求，系統采用GPLD和FIFO來實現。選用IDT7205完成數據緩存。其最高工作頻率為133MHz，容量為8kB，能滿足設計要求。

　　CY7C68013與外設有兩種接口方式：通用可編程接口GPIF方式和從屬FIFO方式。GPIF的核心就是一個可編程狀態機，可產生6個控制和9個地址輸入信號，并能接收6個外部和2個內部“ready”輸入信號。GPIF向外部接口產生正確的選通信號和握手信號，外部接口用于對FIFO數據的傳進和傳出。GPIF是主機的方式，而從屬FIFO方式是從機方式，它由外部控制器控制，可像對普通FIFO一樣對FX2的多層緩沖FIFO進行讀寫。FX2的從屬FIFO工作方式可設為同步或異步，工作時鐘可選為內部產生或外部輸入，其它控制信號也可根據需要設置為高有效或低有效。

　　2.3 FlF0的數據緩存作用

　　由于A/D最高采樣頻率可達100MHz，而主控芯片CY7C68013中的FIFO只有4kB，不能滿足A/D數據轉換器的要求，因此需要在A/D和CY7-C68013之間增加一個高速的FIFO來緩存數據。FIFO是先進先出的數據緩存器，數據在其內部順序寫入、順序讀出，其數據地址由內部讀寫指針自動加1完成。它具有雙口輸入輸出、采集傳送速度快等特點，能滿足高速數據傳輸的要求。由FIFO構成的數據緩沖電路主要部分的接口電路如圖4所示。

?

　　IDT7205有兩種工作模式，即IDT標準模式和FWFT模式。本設計中采用IDT標準模式，這種模式通過FF、PAF、PAE、HF、EF五個標志位來實現數據的傳輸。/WEN(寫使能端)置為有效時，數據可以寫入FIFO。在WLCK(寫時鐘)的控制下，數據持續寫入FIFO，當第一個數據被寫入時，/EF(空標志)無效，數據不斷地寫入FIFO，即將寫滿時/PAE(將空標志)無效，/PAF(將滿標志)有效，表示FIFO即將寫滿。當FIF0寫滿時，/FF(滿標志)置為有效，控制A/D芯片停止寫數。開始讀數據時的第一個讀操作使/FF置為無效，此時開始持續地讀取數據，當FIFO中數據減少到一定程度，會使/PAF(將滿)和/HF(半滿)兩個標志位置為無效，持續讀出數據，而不寫入數據;當FIFO中只剩下N個字時(N為空狀態的缺省值)，/PAF有效;當FIFO中的數據被全部讀出時，/EF置為有效，此時控制主控芯片停止讀取數據，與此同時A/D也開始下一個讀取數據過程。