2 系統(tǒng)硬件設計

　　視頻采集系統(tǒng)一場圖像時間內(nèi)的采集數(shù)據(jù)量決定了成像質(zhì)量，也就是常說的分辨率或者叫像素。按照我國PAL制式的信號特點，每秒掃描25幀圖像，每一幀圖像又分奇偶兩場，那么，一場圖像的掃描時間就是20 ms。目前市場上的攝像頭，不管是CCD或是CMOS成像的，縱向分辨率基本都在400線的以上。因此推得單行視頻信號的持續(xù)時間小于20 ms／400=50μs左右。那么，如何在50μs內(nèi)對視頻信號進行快速地A／D轉(zhuǎn)換，得到更多的灰度值數(shù)據(jù)，以提高橫向分辨率就成為視頻采集系統(tǒng)設計的關鍵問題。

　　2．1 高速A／D轉(zhuǎn)換器

　　TLC5510是美國TI公司生產(chǎn)CMOS，8位高阻抗并行的模數(shù)轉(zhuǎn)換器件（ADC）。它采用+5 V單電源工作，能提供的最大采樣率為20 MSPS。TLC-551O的滿輸入量程是2 V，TLC551OA的滿輸入量程是4 V。TLC5510采用了半閃速結(jié)構(gòu)及CMOS工藝，所以大大減少了器件中比較器的數(shù)量，并在高速轉(zhuǎn)換的同時能夠保持較低的功耗。在推薦的工作條件下，TLC5510的功耗僅為130 mW。

　　TLC5510模數(shù)轉(zhuǎn)換器內(nèi)含時鐘發(fā)生器、內(nèi)部基準電壓分壓器、1套高4位采樣比較器、編碼器、鎖存器、2套低4位采樣比較器、編碼器和1個低4位鎖存器等電路。TLC5510的外部時鐘信號CLK通過其內(nèi)部的時鐘發(fā)生器可產(chǎn)生3路內(nèi)部時鐘，以驅(qū)動3組采樣比較器。基準電壓分壓器則可用來為這3組比較器提供基準電壓。輸出A／D信號的高4位由高4位編碼器直接提供，而低4位的采樣數(shù)據(jù)則由2個低4位的編碼器交替提供。 TLC551O的工作時序如圖2所示。時鐘信號CLK在每一個下降沿采集模擬輸入信號。第N次采集的數(shù)據(jù)經(jīng)過2．5個時鐘周期的延遲后送到內(nèi)部數(shù)據(jù)總線上。此時如果輸出使能端OE有效，則數(shù)據(jù)可送至8位數(shù)據(jù)總線上。

　　
圖二

　　TLC5510不僅具有高速的A／D轉(zhuǎn)換功能，還帶有內(nèi)部采樣和保持電路，從而大大簡化了外圍電路的設計。只需要使用內(nèi)部基準電阻和VDDA構(gòu)成基準分壓器即可實現(xiàn)2V的滿量程轉(zhuǎn)換范圍。因為正常的復合視頻信號最大電壓值不超過2V，所以在本系統(tǒng)設計過程中，將TLC5510的REF-BS端短接至REFB端，REFTS端短接至REFT端，從而獲得2V基準電壓。視屏信號從ANALOGIN引腳輸入，同時采用4MHz的有源晶振提供時鐘信號。通過計算可知，該芯片在單行視頻信號掃描時間內(nèi)可進行200次的A／D轉(zhuǎn)換，對于簡單圖像算法而言，橫向分辨率已完全能夠滿足要求。如果提高TLC5510工作時鐘頻率，可以繼續(xù)提高橫向分辨率。若使TLC5510工作在極限情況下（20 MHz的采樣率），橫向分辨率可達到約800個點，也就是30萬像素以上。上電以后，由于將TLC5510的OE引腳接到GND，芯片始終處于低有效狀態(tài)，所以A／D轉(zhuǎn)換將持續(xù)工作。8位數(shù)據(jù)輸出直接接到下一級FIFO存儲器的輸入，由處理器決定存儲器是否將A／D轉(zhuǎn)換數(shù)據(jù)寫入。

　　具體的應用電路如圖3所示。需要注意的是，因為TLC5510的AGND引腳和DGND引腳在內(nèi)部沒有連接，所以在外部需要連接。建議采用電感或磁珠連接，用以去除模擬地對數(shù)字信號的噪聲。同時，在VDDA與AGND，VDDD與DGND引腳之間，應分別使用0．1 μF的電容去耦，建議使用陶瓷電容，并配以10 μF以上的鉭電容儲能。

　　
圖三

　　2．2 FIFO存儲器

　　uPD42280是一種2 Mbit的雙口FIFO（先入先出）存儲器。在本系統(tǒng)中作為A／D轉(zhuǎn)換數(shù)據(jù)的緩存，容量大且性價比較高，能滿足一幀圖像數(shù)據(jù)約25萬個像素點存儲的要求。A／D轉(zhuǎn)換數(shù)據(jù)按照一定的時鐘節(jié)拍順序?qū)懭牖蜃x出，它的讀寫時鐘速率最高可達33 MHz。uPD42280本身的數(shù)據(jù)是8 bit并行輸入輸出，通過控制它的WE引腳、WRST引腳、RE引腳和RRST引腳的電平高低，實現(xiàn)數(shù)據(jù)的寫入和讀取。圖4為uPD42280的讀、寫周期時序。

　　
圖四

　　在寫控制周期，WE若處于低有效狀態(tài)（WRST此時為高電平），數(shù)據(jù)在下一周期上升沿到來前寫入存儲器地址中；WE若處于高禁能狀態(tài)。寫入暫停，寫地址指針保持。在WE處于低有效狀態(tài)時。若WRST處于低電平，則寫地址指針將從當前地址回到地址0，WRST回復高電平后，數(shù)據(jù)也將從地址0開始寫入。在讀控制周期，RE若處于低有效狀態(tài)（RRST此時為高電平），數(shù)據(jù)在下一周期上升沿到時被讀取；RE若處于高禁能狀態(tài)，讀取暫停，讀地址指針保持。在RE處于低有效狀態(tài)時，若RRST處于低電平，則讀地址指針將從當前地址回到地址0，RRST回復高電平后，數(shù)據(jù)也將從地址0開始讀取。

　　在本系統(tǒng)中，uPD42280的讀寫時鐘與TLC5510的工作時鐘使用同一信號源（4 MHz），既保證了FIFO的寫操作與A／D轉(zhuǎn)換操作的同步，避免出現(xiàn)數(shù)據(jù)漏接或混接現(xiàn)象，又可以使數(shù)據(jù)讀取時，讀取速率僅由處理器IO口的讀取時間決定。通過處理器IO口控制讀、寫使能信號，讀、寫地址復位信號，可完成一幀圖像數(shù)據(jù)的讀寫和更新。在處理器的總線頻率為32 MHz時，單行視屏信號掃描時間內(nèi)（約50 us），IO口最終可讀入約190個有效像素的灰度值。去除行消隱區(qū)和圖像中心對正需要省略的點，本系統(tǒng)每行視頻信號可采集到的有效像素點為160個。

　　需要注意的是，uPD42280本身外圍電路很簡單，只需要在電源與地之間加1個去耦電容即可。但是由于FIFO存儲器有別于RAM，是不能進行內(nèi)部尋址操作的，只能是簡單的地址復位。所以在軟件控制時一定要注意邏輯，嚴格按照讀寫時序去控制4個引腳，才能保證一場圖像的完整寫入和讀取。

　　本系統(tǒng)創(chuàng)新之處在于將高速A／D轉(zhuǎn)換器TLC5510與FIFO存儲器uPD42280聯(lián)合使用，實現(xiàn)視頻信號的轉(zhuǎn)換和數(shù)據(jù)存儲。這樣做使得整個前端的轉(zhuǎn)換和存儲完全由幾個IO口控制，對單片機本身的性能要求低、資源要求少，僅僅用到了單片機的兩路中斷和多路普通IO口。這樣的設計使得本系統(tǒng)移植性很強，可用于多種單片機或DSP。并且這兩款核心器件都是8 bit并行數(shù)據(jù)輸入輸出，速度很快，可以實現(xiàn)視頻數(shù)據(jù)的高速傳輸。