公式中： εr = 介電常數(shù)(Dk)； f= 頻率(GHz)

表2 介電材料種類。

利用公式1在14GHz頻率和8英吋走線長度條件下進(jìn)行計(jì)算，從結(jié)果可見，高、中和低損耗材料的介電衰減分別為12.35dB、4.91dB和0.47dB。之前已經(jīng)提到，在14GHz頻率、8英吋走線長度條件下，插入損耗低于10dB，應(yīng)選擇較低損耗的材料，以便為其他通道損耗留出裕量。
2.最大限度減少過孔殘樁 當(dāng)使用過孔來連接印刷電路板走線至IC時，應(yīng)使用盲孔或反鉆孔(如圖4所示)，以最大限度減少殘樁長度，進(jìn)而提高1/4波諧振頻率，增加物理層鏈路的帶寬。參考公式4，1/4波諧振頻率與殘樁長度成反比。重新排列公式4和5，對于使用低損耗材料的印刷電路板上的50Gbps(即25GBaud/s)PAM4傳輸，Dkeff為2.33，最大殘樁長度可以達(dá)到大約16mil。

公式中： fo = 1/4波諧振頻率(Hz)； c = 光速(約12英吋/ns)； 殘樁長度(英吋)； Dkeff=有效介電常數(shù)。

3.最大限度減少交流耦合電容表面貼裝焊盤造成的阻抗失配 與印刷電路板走線相比，交流耦合電容表面貼裝焊盤使用的銅片更寬。例如，0402封裝中的電容貼裝焊盤寬度為20mil，而0603封裝的焊盤寬度為30mil。圖5顯示與100Ω差分走線(differential trace)串聯(lián)的電容器表面貼裝焊盤的3D模型，從圖中可以看出，沿著這些6mil寬的銅片走線傳播的訊號，一旦到達(dá)更寬的銅片焊盤(例如0603封裝的30mil寬度)，會遇到阻抗不連續(xù)性。根據(jù)公式6和7，銅片的橫截面積越大，電容就越大，導(dǎo)致傳輸線特征阻抗出現(xiàn)電容不連續(xù)性(如下降)。

圖4 盲孔或反鉆孔。

圖5 使用Keysight EMPro建模電容表面貼裝焊盤與差分走線串聯(lián)。

從圖6的時域反射計(jì)(TDR)和Sdd21曲線可知，焊盤越寬，阻抗不連續(xù)性就越大，這種不連續(xù)性會產(chǎn)生更嚴(yán)重的訊號反射，進(jìn)而引起更大的插入損耗。0603和0402在14GHz時的衰減分別為1.2dB和0.4dB，至少兩倍于0201(即0.2dB)的情況。因此，設(shè)計(jì)師應(yīng)該使用封裝更小的電容器，例如0201(即10mil寬焊盤)來最大限度減小不連續(xù)性。

公式中： Lo = 傳輸線單位長度的固有回路電感(nH/cm)； Co = 傳輸線單位長度的固有電容(pF/cm)； Zo= 特征阻抗(Ω)；

公式中： C = 電容(pF)； Εr = 基片的相對介電常數(shù)； εo = 真空介電常數(shù)； w = SMT焊盤寬度(cm)； l = SMT焊盤長度(cm)； d = SMT焊盤和參考面底部之間的距離(cm)。

圖 6及7 使用Keysight EMPro模擬不同表面貼裝焊盤寬度的TDR和Sdd21與500mil長的印刷電路板走線串聯(lián)。

4.提供連續(xù)參考面 當(dāng)印刷電路板走線跨越2個分離平面之間的間隙時(圖7粗黑線所示)，會遇到電感阻抗不連續(xù)性或瑕疵參考。這一現(xiàn)象可用公式6和8分別確定。為了研究瑕疵參考的影響，在EMPro中建立并模擬跨越分離平面的傳輸線3D模型，如圖8所示。微帶差分走線跨越了100mil長和250mil寬的間隙，間隙深度為微帶差分走線與第三層固體面的間距，跨越間隙時，走線與參考底面之間的距離會增加(即電流返回路徑變長)，導(dǎo)致電感升高，從而引起間隙的走線阻抗增加。

圖8 印刷電路板俯視圖—訊號跨越分離面。