一、實驗目的?????????????????????????????????????????????????????????????????????

1. 了解邏輯分析儀的基本工作原理。
2. 掌握虛擬邏輯分析儀的使用。
3. 會用邏輯分析儀進行數字電路的測試分析。

二、實驗內容

1. 組合邏輯譯碼器74138實驗。
2. 時序邏輯電路十進制計數器74190及數碼顯示實驗。
3. 用邏輯分析儀測試組合邏輯譯碼器74138實驗。
4. 用邏輯分析儀測試時序邏輯電路十進制計數器74190及數碼顯示實驗。

1. 1.SJ-8002B電子測量實驗箱?? ? ?? ? ? ? ? ? ? ?? ? ?? 1臺
2．計算機(具有運行windows2000和圖形化控件的能力)?????? 1臺
3. SJ-7002 CPLD實驗板　　　　　???? ? ?? ? ? ? ?? ? ?? １塊
4 . 短接線若干

四、實驗原理

?? 4.1 邏輯分析儀原理

?? 邏輯分析儀的組成結構如圖9-1所示，它主要包括數據捕獲和數據顯示兩大部分。由于數字系統的測試一般要觀察較長時間范圍的信號間邏輯關系或較長的數據流才能進行分析，邏輯分析儀一般采用先進行數據捕獲即采集并存儲數據，然后進行數據顯示并觀察分析的方式。因此邏輯分析儀內部結構可劃分為兩大部分：數據捕獲及數據顯示。數據捕獲部分包括信號輸入、采樣、數據存儲、觸發產生和時鐘電路等。外部被測信號送到信號輸入電路，與門限電平進行比較，通過比較器整形為符合邏輯分析儀內部邏輯電平的信號（如TTL電平信號）。采樣電路在采樣時鐘控制下對信號進行采樣，采樣獲得的數據流送到觸發產生電路進行觸發識別，根據數據捕獲方式，在數據流中搜索特定的數據字（觸發字），當搜索到符合條件的觸發字時，就產生觸發信號。數據存儲電路在觸發信號的作用下進行相應的數據存儲控制，而時鐘電路可以選擇外時鐘或內時鐘作為系統的工作時鐘。數據捕獲完成后，由顯示控制電路將存儲的數據以適當方式（波形或字符列表等）顯示出來，以便對捕獲的數據進行觀察分析。

???? ? ? ? ? ? ? ?

?? （1）虛擬邏輯分析儀組成

??? 虛擬邏輯分析儀是計算機作為數據的顯示控制，顯示器和鼠標、鍵盤作為邏輯分析儀的用戶面板，本實驗箱構成的邏輯分析儀如圖2所示。

????? ? ? ? ? ? ??? ?? ?

??? ? ? ? ? ? ? ? ? ? ? ? ? ? ?? ?? 圖2 邏輯分析儀組成框圖

??（2）邏輯分析儀功能指標???? 通道數：共24????? 時鐘：外時鐘和內時鐘

?? 內時鐘頻率：25K、50K、100K、250K、500K、1M、5M、10M

??? B：數據顯示，分為二進制、十六進制和十進制顯示，只能顯示前1000點

? （3）邏輯分析儀用戶面板和使用操作

????? ??? ?? ???

??? ?? ? ?? ? ? ?? ? ?? ? ?? ?? ? ? ??? 圖3?? 虛擬邏輯分析儀面板

?? 操作步驟：
?? 1）選擇內/外時鐘
?? 2）選擇測量顯示點數
?? 3）選擇觸發方式（每次必需），若選擇字觸發，彈出如圖4－4所示設置觸發字窗口，每個數據位可分別選擇低電平、高電平、任意。
?? 4）點擊“開始”，等待采集結束。
?? 5）對比波形顯示和數據顯示，觀察和分析測量結果
? 注意：1）選擇的點數太多，而時鐘又比較低時，所需的測量時間會比較長。因為測量時間約等于時鐘的周期乘以測量點數。
??? ?? 2）選擇字觸發方式，有可能沒有滿足條件的信號出現，則得不到測量結果。

??? ?? ? ?? ?? ?? ? ?

?? ?? ? ?? ?? ?? ? ?? ?? ?? ?? ? ?? 圖4??? 字觸發設置面板

??? 本實驗的被測電路使用實驗箱配套的CPLD實驗板，被測電路已下載到實驗板上的CPLD芯片中。在講解被測電路之前，先介紹CPLD實驗板。

??? ??? ?? ??? ?? ?? ??????? ??? ?? ???? ?? ??? ??? ????

?

?

?

?

?

?

?

?

?? CPLD實驗板除與62芯插座相連外（接連接到實驗箱的邏輯分析儀電路），還包括以下獨立電路：

?? 1）、數字信號輸入：

?? 8個ON～OFF(K1～K8)開關

?? 2）、數字信號輸出（顯示）：

?? 8個LED燈(LED1～LED8)，低電平點亮
?? 3個LED 7段數碼管，采用動態掃描方式，L1、L2、L3為位選信號，低有效，A、B、……、G為7段碼，DP為小數點，均為低有效。
?? 3）時鐘晶振：頻率為1MHz，已連接到CPLD的時鐘引腳

?? CPLD內部電路（被測電路）

?? 在CPLD內已下載了兩個電路，一個是74138電路，一個是時鐘分頻電路、計數器74190和BCD碼－七段譯碼器7447的電路。芯片的真值表見本實驗的附表。

? ? ??

? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? 圖6 CPLD內部電路和連接關系
?? 說明：

?? 1、CPLD板的時鐘使用1.000MHz的晶振，經過219 分頻后以約2Hz的頻率用十進制計數器74190計數，以215 分頻后以30.5Hz的頻率作為邏輯分析儀的外部時鐘輸入。

?? 2、使用CPLD板的1.000MHz的晶振時鐘，需放置CPLD板上的S1短路塊位置在右面。

?? 3、DO0～DO23即連接到邏輯分析儀的A0～A23輸入通道。

五、實驗步驟

?? 5.1.不使用邏輯分析儀的電路實驗 組合邏輯電路74138功能實驗。

圖4－7??? CPLD內三－八譯碼器74138邏輯及外圍連線

表1 74138功能驗證表

?? 計數器實驗。

?? 按圖4-8連接CPLD板，7段譯碼器輸出接數碼管的段，數碼管的位選L1（L1、 L2 、L3可以任選一位）接低電平（可由開關K提供），p5接開關K2,(可輸入高或低電平)，外加+5V直流電源或把實驗板插入實驗箱，觀察四位十進制計數器74190輸出的計數值經譯碼后在數碼管顯示數值的變化結果，并填入表2。

?? 說明：CPLD板的時鐘使用1.000MHz的晶振，經過219 分頻后以約2Hz的頻率用十進制計數器74190計數，以216 分頻后以16Hz的頻率作為時鐘選擇的外部時鐘。
?? 使用CPLD板的1.000MHz的晶振時鐘，放置CPLD板上的S1短路塊位置在右面。

? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ? ?? 表2 計數器測試結果

P5? 時鐘	1	2	3	4	5	6	7	8	9	10	11
? L
? H

???? ?? ??? ?

???? ??? ??? ???? ??????? 圖8? CPLD內十進制計數器74190與數碼顯示及外圍連線

?? 5.2 使用邏輯分析儀測試電路實驗（時鐘觸發方式）

? （1） 按如圖4-9所示連接電路，將74190的輸出QC/QB/QC分別連接74LS138的輸入C/B/A,其余連線與前面的實驗連線相同，將CPLD板插入實驗箱主板62芯插座。再打開電源。

?? 使用CPLD板的1.000MHz的晶振時鐘，放置CPLD板上的S1短路塊位置在右面。

?? 使用邏輯分析儀時，選用外時鐘，時鐘觸發，顯示點數100~200點。

????????

?? ? ?? ? ?? ?? ? ? ?? 圖9 ? CPLD邏輯及外圍連線與實驗平臺的連接圖

表3?? P5=0時邏輯分析儀測試結果

表4?? P5=1時邏輯分析儀測試結果

?? 5.3 使用邏輯分析儀測試電路實驗（選字觸發方式）

?? 連線和前面2相同，只是邏輯分析儀的觸發方式選“字觸發”，設置觸發字A3～A0為0000，其余為任意，進行多次測試。觀察虛擬邏輯分析儀中對應的輸入輸出的時序邏輯，比較字觸發與時鐘觸發的區別。 改變觸發字，進行測試，比較測試結果有何特點？

六、思考和練習

?? 1、采集時鐘的選擇原則是什么？

?? 2、字觸發一定能觸發嗎？

附表：三－八譯碼器74138、十進制計數器74190和BCD-十進制譯碼器7447的真值表。

?? ? ? ??? ? ? ? ? ? ??? ????????? 74138真值表?? （G2*= G2AN∨G2BN）

? 74190真值表

?

7447真值表