0 引言

　　在各類飛行器系統的科研過程中，對動態數據的測試通常有兩種方式：一是無線電遙測法，二是利用專用傳輸線檢測飛行器工作狀態。然而，當飛行系統再入大氣等離子中斷區或者在水下時，則無法及時動態獲得系統狀態信息。該存儲測試器，即黑匣子[1]，即可在例如以上的惡劣環境中實時采集飛行器各種狀態信息，并把采集到的數據按照一定的數據格式存儲起來，事后再現飛行器在盲區的工作狀態。該存儲測試器為諸如上述測試過程中的故障模型建立及分析提供了重要依據。

　　隨著科學技術的不斷發展，元器件集成更多功能，對測試的要求，除了智能化、存儲容量大、安全可靠等之外，對測試設備小型化及低功耗的要求也持續增長。低功耗目標的實現須從電子器件的開發到終端產品的設計各個環節中得到落實。

　　1 系統設計及工作原理

　　存儲測試器是一個有機的整體,它同時與被測系統又有信息交換。因此,其各個相關的系統必須互相匹配、兼容,協調工作。在模塊化設計中實現了時序匹配、阻抗匹配、精度匹配、動態范圍匹配等。

　　1.1 系統設計

　　該數據存儲測試器基于XCR3256主控，可實現采編存儲重發功能，能夠在指令控制下通過接口模塊采集多形式種信號，經過數據處理將采集到的數據在幀、碼同步信號指令作用下按照32×32的幀格式存儲起來。系統框圖見圖1。

　　基于飛行器信號形式的多樣性，輸入接口設計中包括模擬量輸入、422差分串行數字量輸入以及并行數字量輸入。針對以上輸入數據進行的數據處理包括串行數據的光隔處理及串并轉換，對模擬量的采樣及A/D轉換，最終生成并行數據，并在中心控制模塊的控制下分別寫入存儲器。數據處理單元見圖2。

　　當系統斷電時，由于數據具有低功耗數據保持模塊，可將先前存儲來的數據保持下來，數據保持能力可達一年之久，再次上電可通過并行口、差分串行口或者高速USB口將數據讀出。

　　圖1 數據存儲測試器結構圖

　　圖2 數據處理單元

　　1.2 工作原理

　　系統的工作狀態主要有數據采集狀態、數據存儲狀態、數據重發狀態以及低功耗數據保持狀態。數據存儲狀態與數據的采集狀態并行，而重發狀態可在數據存儲期間中斷存儲狀態進行，也可以通過判斷幀計數來完成計滿重發，重發數據前加特殊字字頭以標示重發周期的開始。也可在上電之后直接重發，所有重發都可以實現循環重發。

　　圖3 數據存儲重發工作流程圖

　　數據存儲編幀實現方法：通過對存儲命令，啟動數據存儲狀態。幀同步信號共有2個，對應每一主幀最后兩路的幀標識EB,90。在主幀中包括三路計數，分別為低計數，中計數和高計數。低計數決定副幀的長度，當低計數從00計到1F(十六進制，下同)時，低計數清零中計數進位，同時主幀的幀標識由 EB,90改寫為14,6F(此時對應有副幀同步信號),從而實現了32×32的全幀數據格式。中計數計到FF時清零高計數進位。可通過對幀計數是否連續的判斷來鑒別數據的記錄是否有丟數，錯數。

　　對于每路副幀的數據格式安排如下：低計數為00，01時插入幀字頭，計到1E，1F時記錄當前中計數和高計數，中間的28幀記錄系統中的各工作狀態參數。全幀中同一位置為同一個參數的不同時刻的狀態。

　　2 低功耗的實現方法

　　降低系統功耗的傳統手段主要集中在硬件上, 如：選擇低功耗器件、安排不同的供電回路等。然而，硬件只是一個平臺，軟件的作用不容忽視，總線上幾乎每一個芯片的訪問、每一個信號的翻轉差不多都由軟件控制，如果軟件能減少外存的訪問次數、及時響應中斷等都將對降低功耗作出很大的貢獻。

　　2.1 硬件

　　2.1.1 芯片級低功耗實現技術

　　在該設計中大部分器件如主控芯片、存儲器、總線驅動器、FIFO等都是采用的CMOS、HMOS低功耗器件。

　　主控芯片選用的Xilinx公司的CPLD，型號為XCR3256，3.3V工作電壓，低功耗運作，5V與3.3V兼容I/O端口。對于不用的 I/O口全部設為輸出(外面不接任何有驅動的信號)。如果I/O懸空的話，受外界的一點點干擾就可能成為反復振蕩的輸入信號了，而CMOS器件的功耗基本取決于門電路的翻轉次數。此外，懸空的輸入引腳由于處于0, 1 之間的過渡區, 可使電路中的反相器P 溝道和N 溝道都處于導通狀態, 也將導致CPLD本身功耗增大。如果把它們上拉，每個引腳也會有微安級的電流。因此，在設計中將不同的I/O全部設為輸出。

　　2.1.2 電路級低功耗實現技術

　　公式(1)為CMOS電路功耗的計算公式[3]。式中：P為靜態和動態功耗總合;m為節點數;n為器件總數;VDD為工作電壓;fak為時鐘頻率;ILn為反向漏電流;ISCn為瞬態短路電流;am為節點充電率;cm為節點電容。

　　從該公式中可見降低系統工作電壓可達到降低系統功耗的目的。對于中心控制模塊采用專用的低電壓電源模塊TPS70358進行供電。TPS70358可以提供3.3V/2.5V兩組供電方式，同時它本身還具有電源管理功能。

　　圖4為低功耗數據保持電路，在存在系統供電時，可對電池進行充電，當系統掉電時可由電池對存儲器進行供電，實現數據的自保持。存儲器的靜態功耗僅為10mW ，由計算可知該電路實現的數據保持期可達一年以上。

　　圖4 低功耗數據保持電路

　　2.2 軟件

　　正如我們所知，對于可編程邏輯器件，其內部觸發器的翻轉次數以及開關量的輸出對器件本身的功耗影響非常大。該設計通過軟件實現了主控芯片自身的功耗調節，通過控制系統內芯片使能以及總線的工作狀態實現了系統級的低功耗。

　　2.2.1 采用狀態機編碼

　　在主程序中采用狀態機編碼，對輸入輸出信號進行賦值保護。對最終輸出信號不需要更新的輸入信號利用狀態機控制阻止其傳播至下一個狀態或其他邏輯塊。僅在需要時改變輸出值，減少了不必要的開關輸出。

　　圖5 82C52的狀態機配置模塊及仿真結果

　　從數據采集處理模塊出來進入數據存儲模塊的數據其實為三路數據，通過狀態機利用鎖存器使三路數據在不同時刻占用存儲器的數據總線，有效抑制了無效的開關活動。

　　2.2.2 充分利用了元器件的使能控制

　　在整個系統的工作過程中，有時候一些器件的行為對當前的功能實現不是必須的，但增加了多余功耗。如存儲器的功耗在片選有效時，無論讀寫信號狀態如何，都將比片選無效時大幾十倍以上。在該系統中通過把一個控制系統映射到中心控制模塊，在滿足必要約束的條件下，盡可能的縮短了各芯片和控制邏輯的片選及使能。通過解除與當前操作無關的器件的使用，有效地減少了系統的總開關活動，降低了系統的功耗。

　　2.2.3 采用門控時鐘技術

　　在整個程序中分為消抖模塊、82C52的配置模塊、地址發生器模塊、并串轉換模塊以及數據編幀模塊等幾大部分，其中又包括若干個進程。對于暫時不用的模塊停止其時鐘。因為有源時鐘緩沖器數目的減少直接導致了翻轉觸發器次數的減少，而觸發器輸出端可能的反轉也隨之減少。運用門控時鐘技術要求仔細規劃和分割算法，當可節省可觀的系統功耗。

　　圖5(a)中82C52配置模塊中的BUFE即可實現門控作用。

　　此外，系統時鐘頻率越高，時鐘信號開關活動越頻繁，電容性負載就越大，系統功耗也就越大。因此，系統時鐘對系統功耗也有顯著的影響。結合實際情況，在該設計中選用9. 8306MHz的晶振。

　　3 結束語

　　該數據存儲測試器技術指標如下：

　　◆數據存儲容量2MByte;

　　◆數據存儲波道30路;

　　◆80路模擬量采樣;

　　◆422差分串行數字量采樣;

　　◆并行數字量采集;

　　◆系統功耗：50mA;

　　相關技術已應用于某某項目的測試，在運動過程中對系統的數字量和模擬量進行存儲和重發，取得了良好的效果。

　　該技術的應用已擴展到各個領域，不僅可為飛行器的重要參數的獲取提供了經濟、高效的手段，也可為飛機、汽車、坦克、船舶、潛艇等地面、水上、水下運載工具的故障分析提供了充分的依據，對不斷完善各類運載工具，降低其研制、維修成本具有一定的意義。