電路功能與優勢

將 ADRF6702 IQ調制器和 AD9122 16位雙通道1.2 GSPS TxDAC結合使用可滿足現代高水平QAM或OFDM無線發射器（如圖1所示）的動態范圍要求。該電路的動態范圍出色，足以同時支持ZIF（零中頻/基帶）和CIF（最高200 MHz至300MHz的復合中頻）。AD9122可選最高8×插值和一個32位NCO，以獲得超精細中頻靈敏度。

發射器的整體性能和直接組成信號鏈的組件動態范圍息息相關。在使用DAC和IQ調制器的混合信號發射器中，這類組件的本底噪聲和失真特性決定了信號鏈的整體動態范圍。但是，DAC的本底噪聲也可能由于采樣時鐘抖動而變得更嚴重，而且IQ調制器性能取決于其本地振蕩器（LO）的噪聲和雜散特性。因此采樣時鐘和LO發生采用高性能組件是高性能發射器的關鍵所在。

此外，在PCB板上盡量靠近DAC和調制器的位置產生這些信號并使用一個外部參考源也可大大簡化設計。單獨產生采用時鐘和LO（LO絕大多數為數GHz信號）并且與DAC和IQ調制器保持一定距離，要求十分謹慎地處理PCB布局。哪怕最細微的布局錯誤都可能會引起這些關鍵信號發生耦合，并降低整體信號鏈性能。

信號鏈性能也很大程度上取決于DAC/ IQ調制器接口濾波器。為優化性能，建議在仔細分析所需系統規格后再設計這款無源濾波器。

ADRF6702包括一個板載分數PLL用于LO生成，這樣只需一個低頻參考（一般低于100 MHz）即可合成IQ調制器LO。在AD9516 時鐘發生器內使用PLL允許一個參考同時為ADRF6702產生DAC采樣時鐘和PLL參考。

圖1中的電路使用AD9516-0構建而成，也可選用AD9516系列的其他產品，具體取決于所需的內部VCO頻率。

?

圖1. AD9122、ADRF6702和AD9516用于高動態范圍發射器

電路描述

配有內部LO合成器、合成器IQ調制器接口的ADRF6702 IQ調制器

ADRF6702 IQ調制器是一種具有多種特性的獨特器件。除出色的動態范圍外，它還包括一個分數-N PLL，允許編程設置低于25 kHz的離散LO頻率步進，同時仍保持足夠小的整體頻率倍增以避免從參考到合成器輸出的相位噪聲激增。

ADRF6702的另一特點是IQ調制器的2分頻架構。傳統IQ調制器接受1倍所需LO的LO輸入頻率。在內部，分布式RC網絡從單LO頻率輸入產生所需的同相和正交LO信號。因為這屬于無源RC網絡，所以實現正交調制精度的帶寬有限。而且，為獲得出色的正交精度，外部LQ應保持頻譜純凈。這種傳統LO調制器架構在LO上所產生的諧波可能會降低整體調制精度。為此，當使用PLL合成器來產生IQ調制器所需的LO信號時，往往需要在IQ調制器LO輸入端配置一個窄過渡帶的帶通或低通濾波器。

在ADRF6702的2分頻LO架構中，內部使用一個簡單數字分頻器在較寬頻帶上產生近乎完美的正交。PLL合成器內部產生2倍LO，所以不必在PCB周圍分配，并且因為2倍LO架構只受LO信號沿而非頻率成分影響，故在合成器和IQ調制器LO之間無需配置任何濾波器。

?

圖 2. DAC輸出頻譜，藍色實線表示基帶信號和圖像，紅色虛線表示DAC正弦函數

信號采樣至RF、總本底雜散

基帶信號通過數個步進一直到達RF發射頻率。該信號在離散（采樣）域開始并由DAC合成至模擬域。這一步導致DAC產生圖像和失真積。如圖2所示，沒有失真的理想DAC將會產生多幅基帶信號圖像，隨后必須在調制前加以濾波。使用諸如AD9122系列的插值濾波器可以抑制大多數圖像能量，但仍需要在DAC和調制器之間配置一個模擬接口濾波器。不過需要權衡取舍DAC插值和模擬濾波器的階數。DAC插值速率越高，所需的模擬濾波器階數越低，反之亦然。作為示例，圖3顯示了使用4倍插值時的DAC輸出頻率波形。

?

圖3.使用4倍插值的DAC輸出頻譜，藍色細線表示DAC插值轉移函數

多種RF雜散分量并存

由于調制積、失真積和LO頻率的整數倍，該信號鏈可能會大幅增加雜散分量。如果我們考慮所有討論過的潛在雜散根源，雜散成分包括：

（j × LO_freq） + （k × DAC_sample_rate） +

（l × DAC_NCO_freq） + （m × DAC_input_IF）

其中j、k、I和m均為正無窮大和負無窮大之間的整數。