簡介

本系列文章的前幾部分介紹了Zynq SDR快速原型開發平臺1，說明了利用MATLAB和Simulink開發算法以成功處理和解碼ADS-B傳輸的步驟2，并展示了如何在仿真中和利用SDR平臺獲得的實時數據驗證該算法3。所有階段的最終目標是創建一個經驗證的模型，其可以轉換為C和HDL代碼，并且能夠方便地集成到SDR平臺的軟件和硬件基礎設施中。

T本系列第二部分（"利用MATLAB和Simulink進行S模式檢測和解碼"）2討論的Simulink模型是一個具有足夠高精度硬件細節的仿真模型，可驗證該設計將能成功解碼ADS-B消息。以該模型為出發點，本部分將討論為了產生一個能夠在Zynq SDR快速原型開發平臺上運行的有效接收機設計所需的最后步驟。像前面幾篇文章一樣，開發該有效設計所需的技能包括： 熟練使用MATLAB和Simulink，了解Zynq無線電硬件，以及軟硬件集成技能。
?

本文提出的步驟包括：

以Zynq SoC上的FPGA結構和ARM? 處理系統為目標，將Simulink模型劃分為多個功能。

引入對Simulink模型的設計變更，以改善所生成的HDL代碼的性能。

生成ADS-B接收機算法的HDL和C語言源代碼。

將生成的源代碼集成到Zynq無線電平臺設計中。

在目標硬件上利用實時航空器信號測試該嵌入式設計。

此過程結束時，就會產生一個經全面驗證的SDR系統，其運行從Simulink ADS-B模型自動生成的C和HDL代碼，可實時接收和解碼商用航空器信號。

將模型劃分為硬件和軟件組件

生成實現代碼過程的第一步是劃分設計功能，以便在Zynq SoC的可編程邏輯和ARM處理系統上運行。

功能劃分通常是從明確設計的不同組件的處理要求和所需的執行速率與時間開始。需要以采樣速率實時運行的計算密集型組件（如數據調制/解調算法），最適合在可編程邏輯中實現。計算量相對較少的處理任務（如數據解碼和渲染，以及系統監視和診斷），更適合通過軟件實現。其它需要考慮的方面有： 運算的數據類型和復雜度，以及輸入和輸出數據的精度。所有以可編程邏輯為目標的運算都采用定點、整數或布爾數據類型。對于更復雜的運算，如三角函數和平方根，須在可用硬件資源的約束下，利用近似來高效實現。所有這些約束都會導致精度損失，若不加以適當評估和處理，可能會對系統功能帶來不利影響。但是，以處理系統為目標的組件可以采用浮點數，并以最高保真度實現任何復雜度的運算，不過通常要以降低執行速度為代價。

以上述約束作為指導原則，ADS-B解碼算法的劃分是相當明顯的。ModeS_Simulink_Decode.slx模型中的檢波器模塊的功能，包括I/Q樣本的前端處理一直到校驗和計算，非常適合在Zynq SoC的可編程邏輯上實現（圖1）。 改良緩沖器和解碼與顯示模塊中的消息位解碼功能，很容易在處理系統中實現。

圖1. ModeS_Simulink_Decode.slx： FPGA和ARM處理器劃分

對下述內容和Simulink模型感興趣的讀者，可在Analog Devices GitHub庫4中找到相關文件。4

從Simulink模型生成HDL代碼

S模式解碼器模型中的檢波器模塊（圖2）包括多個子系統： CalcSyncCorr、CalcNF、SyncAndControl、BitProcess、CalcCRC和FameDetect。MathWorks的HDL編碼器5用于產生此設計的HDL源代碼。

圖2. 用于HDL代碼生成的檢波器模塊

為了利用HDL編碼器成功生成HDL代碼，Simulink模型必須滿足一些條件。下面是其中幾個最重要的要求：

使用支持HDL代碼生成的模塊。HDL編碼器支持大約200個Simulink模塊的代碼生成6。在檢波器設計中，所有模塊都支持HDL代碼生成，包括狀態流程圖和數字濾波器模塊。

使用定點數據類型。在檢波器設計中，信號使用12位、24位和布爾數據類型。12位數據類型與ADI公司AD9361收發器上的模數轉換器的位寬一致。

使用標量或矢量信號。矢量信號可用于多通道信號或資源共享。

避免模型中出現代數環。HDL編碼器軟件不支持存在代數環條件的模型的HDL代碼生成。