本文由everspin代理宇芯電子介紹關于新型的芯片架構，將嵌入式磁存儲芯片STT-MRAM應用于芯片架構設計中，與傳統芯片架構相比較，能夠降低芯片漏電流，減少芯片靜態功耗，延長手持設備的在線工作時長，降低整體使用成本。

本方案的技術特征在于：（1） 用兼容SRAM的嵌入式STT-MRAM IP取代傳統的SRAM單元。SRAM-like的總線接口信號包括片選CS、寫使能WE、讀使能RE、輸出使能信號OE、復位 RST、時鐘CLK、地址線A、數據輸入線 DIN和數據輸出線DOUT。除了一些串行配置接口之外，基本與SRAMIP的接口保持一致，非常便于SOC的系統集成。如圖1為應用嵌入式STT-MRAM之后的新型芯片架構示意圖。

圖1基于嵌入式STT-MRAM的新型芯片架構圖

（2）嵌入式eMRAM的主要作用在于：取代片上的sram單元，用來保存系統交互數據和作為數據緩存。同時對于擁有TCM （Tightly CoupledMemory）技術的ARM核來說，用一塊貼近ARM的MRAM ，可以用來存取指令，提升CPU取指令和執行的速度，進一步提升系統整體的性能。

（3）靜態漏電流的顯著降低。圖2和圖3描述了傳統的帶數據保持功能的Memory （ RetentionMemory）和eMRAM的供電示意。

圖2 SRAM供電網絡示意

對于具有數據保持功能的SRAM，本身帶有兩個電源，主電源和次電源。主電源給SRAM 外圍邏輯和讀寫電路供電，在進入低功耗模式時可以關閉。次電源對SRAM內部的數據鎖存單元進行供電，一直保持開啟，目的是在進入低功耗模式下保證SRAM 原先存儲的數據部分不丟失。因此對于RetentionSRAM中靜態功耗的損耗主要是由內部數據保持單元的電源無法完全關斷造成的。

對于MRAM來說，由于內部存儲單元具備掉電不易失特性，因此當芯片進入低功耗模式時，MRAM的電源VDD可以完全關斷，因而MRAM存儲部分的漏電流能夠完全消失。與SRAM相比較，芯片在低功耗模式下的靜態功耗會有明顯降低。

采用基于ARM Cortex-M3內核的參考芯片設計進行了實驗，該設計采用4塊大小為32kB的單口雙電源Retention SRAM。基于GlobalFoundaries 22nm FD-SOI的工藝庫評估顯示，當芯片工作在0.8V標準電壓，室溫25℃時，SRAM部分的靜態功耗為0.175mW;當芯片工作在50MHz的工作頻率時，采用50%的翻轉率進行估算，芯片的整體功耗為3.83mW。如果采用本文提出的新型芯片架構，用STT-MRAM來替換SRAM ，功耗能夠降低約5%左右。如果對于內部SRAM比例更大（約30%-40%）的手機處理器來說，所節省的靜態功耗會更明顯，可以達到8%-10%左右。

圖3MRAM供電網絡示意

基于嵌入式STT-MRAM的新型芯片架構，能夠在先進工藝節點下在一定程度上降低芯片的漏電流及靜態功耗，從而使手持式物聯網設備獲得較原來更長的在線工作時長，降低TCO成本并提升產品競爭力。其在功耗要求高的手持設備、可穿戴設備、物聯網領域具備廣泛的應用前景。

fqj