電子發燒友App
作者：Brian King
以下這 4 個基本技巧可幫助您減少涉及 EMI 合規性時為您帶來的煩惱。當然，EMI 主題非常廣泛，會涉及很多其它技巧。
回顧第 1 部分(http://www.deyisupport.com/blog/b/power_house/archive/2014/06/18/powerlab-emi-1.aspx)的討論內容，在該部分我們重點討論了當電源中的組件寄生電容直接耦合至電源輸入電線時會發生的情況?，F在，我們來看看共模 EMI 問題的最常見來源：電源變壓器。
該問題由一次繞組和二次繞組間的寄生電容以及一次繞組的高 dV/dt 引起。這個繞組間的電容可起到充電泵的作用，導致雜散電流流到通常連接至接地的二次側。這里有四個可最大限度減少該問題的常見技巧。
- 進行一次繞組，使最高 dV/dt 出現在外層上。電壓電勢會隨每個匝數變化。例如在反激拓撲中，最大的電壓擺幅出現在連接 FET 漏極的一端（見圖 1）。讓“靜音”層臨近最近的二次層，可最大限度地降低在整個繞組間電容上出現的 dV/dt。采用這種技術，應該明確外部繞組可能已成了有問題的噪聲源，其可能會耦合至變壓器附近的其它目標。外部繞組周圍可能需要一個屏蔽繞組。
- 在一次繞組和二次繞組之間使用一個屏蔽繞組。插入一個一端連接至輸入或輸入返回端的單層繞組，可使雜散電流離開二次繞組并返回至源頭。這種技術的代價是略微增加了變壓器的設計復雜性，并增加了漏電感。
- 在一次接地到二次接地之間使用一個“Y 電容器”。該電容器可為雜散電流提供一個回到一次接地的較低阻抗路徑。電源中的這條本地路徑可防止這些電流找到另外一條通過接地回到源頭的路徑。但是，對于能使用多大的電容，這里有一定安全限制。
- 添加一個共模線圈。有時候所提到的其它技術不足以將 EMI 降低到所需水平之下。添加一個共模線圈，不僅可增加共模阻抗，而且還對降低傳導噪聲非常有效。但這樣會產生附加組件成本。在選擇共模線圈時，要注意檢查相對于頻率的阻抗曲線。在某種情況下，所有線圈都會因其自身的繞組間電容問題而轉變成電容性。Robert Kollman 有一篇關于該主題的優異電源技巧文章。
?
查看這個來自 PowerLab 的設計，了解部分這些技術的實施實例……
?
?
圖 1. 繞組上的電勢隨每個匝數變化。（本圖片來自 2010 年德州儀器電源設計研討會主題 1《反激 SMPS 設計介紹》，作者 Jean Picard。這是一篇優異的反激設計參考資源文章。）
原文請參見: http://e2e.ti.com/blogs_/b/powerhouse/archive/2014/05/12/powerlab-notes-how-to-avoid-conducted-emi-problems-part-ii.aspx
審核編輯：符乾江
工商網監
評論