高頻諧振轉(zhuǎn)換器的設(shè)計(jì)考慮因素包括元件選擇，帶有寄生參數(shù)的設(shè)計(jì)，同步整流器設(shè)計(jì)和電壓增益設(shè)計(jì)。本電源技巧的重點(diǎn)是影響開關(guān)元件選擇的關(guān)鍵參數(shù)，以及高頻諧振轉(zhuǎn)換器中變壓器內(nèi)部繞組電容的影響。

　　在過去的十年中，寬帶隙（WBG）設(shè)備的商業(yè)化使功率轉(zhuǎn)換器能夠以更高的頻率工作，從而獲得更高的功率密度。高性能電源剛剛開始包括WBG器件-特別是碳化硅和氮化鎵場效應(yīng)晶體管（FET）-由于它們的輸出電容（C oss），柵極電荷（Q g），導(dǎo)通電阻（R DS） （on））和反向恢復(fù)電荷（Q rr），在相同的擊穿電壓電平下，它們都比硅或硅超結(jié)FET低（或不存在）。較低的Q g降低了所需的驅(qū)動(dòng)功率– P drive = V drive Q g Fsw –較低的R DS（on）減小了傳導(dǎo)損耗，其中V drive是驅(qū)動(dòng)電壓，F(xiàn) sw是FET開關(guān)頻率。除了Q g和R DS（on）之外，在高頻轉(zhuǎn)換器中選擇組件時(shí)，考慮C oss和Q rr也很重要。

　　在如圖1所示的電感-電感-電容器-串聯(lián)諧振轉(zhuǎn)換器（LLC-SRC）之類的諧振轉(zhuǎn)換器中，諧振儲(chǔ)能電路中的電流對(duì)FET 的C oss進(jìn)行充電/放電（圖2中的狀態(tài)1），以便實(shí)現(xiàn)零電壓開關(guān)（ZVS）。ZVS表示FET的漏極到源極電壓（V DS）在其柵極電壓變高之前達(dá)到零。因此，較低的C oss可以在相同的諧振槽電流水平下實(shí)現(xiàn)更短的死區(qū)時(shí)間，從而實(shí)現(xiàn)ZVS。較短的死區(qū)時(shí)間意味著較大的占空比，并且初級(jí)側(cè)諧振電路和FET上的均方根（RMS）電流較低，這意味著更高的效率和以更高的開關(guān)頻率工作轉(zhuǎn)換器的能力。

　　圖1 LLC-SRC

　　為了實(shí)現(xiàn)ZVS，在FET的體二極管始終有一個(gè)電流導(dǎo)通的時(shí)間段內(nèi)- 圖2中的狀態(tài)2。如果FET具有Q rr并在體二極管仍然導(dǎo)通電流時(shí)再次導(dǎo)通，則FET本身將產(chǎn)生反向電流以放電Q rr并引起硬開關(guān)和高壓應(yīng)力-可能損壞FET。

　　圖2 LLC-SRC的切換轉(zhuǎn)換

　　圖3說明了如圖1所示的LLC-SRC啟動(dòng)過程中的這種硬開關(guān)現(xiàn)象。當(dāng)FET Q 2首先導(dǎo)通電流時(shí)，就會(huì)建立電感電流I PRI。電流I PRI然后通過FET Q 1通道和體二極管傳導(dǎo)。在不允許電流反向流動(dòng)的情況下，F(xiàn)ET Q 2再次導(dǎo)通。由于Q rr，F(xiàn)ET Q 1自生反向電流以放電Q rr，這會(huì)導(dǎo)致高電壓應(yīng)力。

　　圖3由于Q rr而導(dǎo)致的硬切換

　　在高頻諧振轉(zhuǎn)換器中，諧振回路的阻抗通常比低頻諧振轉(zhuǎn)換器中的阻抗低得多。因此，期望高頻諧振轉(zhuǎn)換器中的啟動(dòng)浪涌電流更高。以圖1中的LLC-SRC為例，當(dāng)輸出電壓為零（啟動(dòng)時(shí)的初始條件）時(shí)，限制Q 2首次導(dǎo)通時(shí)啟動(dòng)電流的唯一阻抗是L r – LLC-中的串聯(lián)諧振電感SRC。高效高頻諧振轉(zhuǎn)換器設(shè)計(jì)，尤其是總線轉(zhuǎn)換器，通常將L r最小化以提高效率。較小的L r值使在相同的啟動(dòng)頻率下啟動(dòng)電流更高，因此更容易受到Q的影響。rr相關(guān)的硬切換。因此，在高頻諧振轉(zhuǎn)換器中必須使用低Q rr FET。

　　利用WBG器件的上述優(yōu)勢(shì)，可以在兆赫茲范圍內(nèi)操作隔離式諧振轉(zhuǎn)換器，該頻率比傳統(tǒng)隔離式電源快5至10倍。在此“高頻”域中，曾經(jīng)在轉(zhuǎn)換器設(shè)計(jì)過程中被認(rèn)為“可忽略”的許多參數(shù)不再可忽略，例如變壓器繞組電容器。

　　在傳統(tǒng)的諧振轉(zhuǎn)換器設(shè)計(jì)過程中，設(shè)計(jì)人員必須確保存儲(chǔ)在諧振槽中的能量高于存儲(chǔ)在FET C oss中的能量，以便C oss耗盡存儲(chǔ)在諧振槽中的能量以實(shí)現(xiàn)ZVS。以圖1所示的LLC-SRC為例，公式1確保了這種不等式的有效性：

　　其中I Lm是勵(lì)磁電感器L m的峰值電流，V in是LLC-SRC的輸入電壓。通過將電感的歐姆定律應(yīng)用到L m，可以將公式1改寫為公式2 ：

　　其中n = N p：N s1（假設(shè)N s1 = N s2）是變壓器的匝數(shù)比，而V out是輸出電壓。

　　當(dāng)諧振轉(zhuǎn)換器設(shè)計(jì)需要覆蓋一個(gè)寬的操作范圍和保持時(shí)間，L 米通常是為了保持大號(hào)小于值小得多上等式2的右側(cè)? = L 米 / L ［R低（施加大號(hào)?值從在閉環(huán)LLC-SRC設(shè)計(jì)中為4至10）。當(dāng)諧振轉(zhuǎn)換器設(shè)計(jì)（例如總線轉(zhuǎn)換器）需要高轉(zhuǎn)換器效率時(shí)，最大化L m會(huì)降低初級(jí)RMS電流，從而降低傳導(dǎo)損耗。在這種情況下，L m值將接近等式2右側(cè)的值。但是，等式2僅表示理想變壓器的理想條件。在實(shí)際的變壓器中，許多參數(shù)可能會(huì)影響Coss充放電能力。最關(guān)鍵的參數(shù)是繞組內(nèi)電容。

　　圖4示出了在LLC-SRC，其中電流上升的開關(guān)瞬變過程中的簡化電路模型米（I Lm的）放電? 當(dāng)量（該C OSS兩個(gè)FET的在與諧振電容C系列- ［R ），假設(shè)? ?作為電壓源。如果沒有變壓器繞組內(nèi)電容（C TX），則所有I Lm均達(dá)到C eq，公式2有效。但是由于存在C TX，某些I Lm必須去C TX才能改變變壓器繞組的極性，從而降低了C oss放電能力，并可能導(dǎo)致丟失ZVS。因此，必須通過使初級(jí)繞組的各層與各層之間的距離以及次級(jí)繞組的各層之間的距離保持較低，來保持較低的C TX。

　　圖4變壓器繞組內(nèi)電容器的影響

　　確定L m值的經(jīng)驗(yàn)法則是僅使用通過公式2計(jì)算的最大L m值的一半，因?yàn)橥ǔＴ趯?shí)際構(gòu)建變壓器之前很難預(yù)測(cè)C TX值。在具有400V輸入的轉(zhuǎn)換器中，C TX通常落在22 pF至100 pF的范圍內(nèi)。一旦確定了變壓器結(jié)構(gòu)，在電路仿真中對(duì)C TX建模也非常有用，以確保具有裕度的足夠低的L m。

審核編輯：湯梓紅