FPGA設計與應用之基于AD9833芯片的信號發生器設計

改了好幾天的程序，不知道說什么，直接上代碼吧

/****************************************************/

? ? ? ? ? ? ? ? /*? made by Jerry? ? ? ? ? ? */

/****************************************************/

`timescale 1ns/1ns

module happy(

?Clk,

?Rst_n,

?SCLK,

?DIN,

?FSY

);

//黃正

?input Clk;? ? ? //系統輸入時鐘

?input Rst_n;? ? //復位信號

?output reg DIN;? //AD9833輸入數據

?output reg FSY;? //數據輸入控制信號

?output reg SCLK; //串行通信時鐘

?串行通信：采用三線S PI（Serial串行 Peripheral外設 In terface接口）形式

?幾個重要的串行接口說明

? SCLK:串行時鐘輸入，數據在時鐘下降沿輸入AD9833

? DIN:串行數據輸入接口，輸入數據位數為16bit

? FSYNC：低有效控制輸入Active Low Control Input. This is the f rame synchronization signal for the input data. When FSYNC is taken low, the internal logic is informed that a new word is

being loaded into the device.輸入的幀同步信號數據，當FSYNC變低時，會通知內部邏輯一個字節輸入完畢。數據只有在FSYNC為低電平時才可以向芯片輸入

?在第16個SCLK下降沿之后FSYNC拉高，

*/?

?wire trans_done;? //2 byte 數據傳輸完成標志信號

?reg[3:0]cishu;? //字通信次數寄存器，用于控制傳輸進程

?reg[3:0]DIV_CNT; //分頻計數器，用于序列機控制

?reg SCLK2X;? ?//2倍SCLK的采樣時鐘

?reg [8:0]SCLK_GEN_CNT;//SCLK生成暨序列機計數器

?reg en;//轉換使能信號

?parameter DIV_PARAM=2;

?parameter?

? ? ? DAC_data0=16'h2100,? //0010_0001_0000_0000? DB13=1表示即將兩次寫入完整頻率控制字，同時將寄存器復位

DAC_data1=16'h69f1,? //6886? ?//0110_1001_1111_0001: 低14bit是輸入的頻率數據，DB15:DB14=01表示選擇頻率寄存器FEG0

DAC_data2=16'h4000,? // 0100_0000_0000_0000 高14bit=0

DAC_data3=16'hc000, //1100_0000_0000_0000:選擇相位寄存器0，data=0?

DAC_data4=16'h0100,? // 0000_0001_0000_0000

DAC_data5=16'h2100,? //選擇數據一次寫入，DB13&Rest=1

DAC_data6=16'h2000,? //設置相位寄存器0作為相位累加器

DAC_data7=16'h2000;? //選擇正弦波

? //數據傳輸使能控制模塊

? always@(posedge Clk or negedge Rst_n)

if(!Rst_n)

en? <=#1 1'b1;

else if(trans_done)

en? <=#1 1'b0;

else

en? <=en;

?//完整數據傳輸完成標志信號

?assign trans_done = (cishu ==4'd8 ) && SCLK2X;?

?//生成2倍SCLK使時鐘計數器? ?

always@(posedge Clk or negedge Rst_n)

if(!Rst_n)

DIV_CNT? <= #1? 4'd0;

else if(en)begin

if(DIV_CNT == (DIV_PARAM - 1'b1))

DIV_CNT? <= #1? 4'd0;

else?

DIV_CNT? <= #1? DIV_CNT + 1'b1;

end else

DIV_CNT? <= #1? 4'd0;

? //生成2倍SCLK時鐘計數器? 結果是使sclk周期為40ns完美

always@(posedge Clk or negedge Rst_n)

if(!Rst_n)

SCLK2X? <= #1? 1'b0;

else if(en && (DIV_CNT == (DIV_PARAM - 1'b1)))

SCLK2X? <= #1? 1'b1;

else

SCLK2X? <= #1? 1'b0;

? //生成序列計數器

always@(posedge Clk or negedge Rst_n)

if(!Rst_n)

SCLK_GEN_CNT? <= #1? 9'd0;

else if(SCLK2X && en)

begin

if(SCLK_GEN_CNT == 9'd271)

SCLK_GEN_CNT? <= #1? 9'd271;

else

SCLK_GEN_CNT? <= #1? SCLK_GEN_CNT + 1'b1;

end

else

SCLK_GEN_CNT? <= #1? SCLK_GEN_CNT;

? ?/*

?*******************依次將數據移出到芯片********************

?always@(posedge Clk or negedge Rst_n)

?if(!Rst_n)

? begin

? ?DIN? <=#0? 1'b1;

? ?SCLK? <=#1? 1'b1;

? ?FSY <=1'b1;

? ?cishu<=4'd0;

? end??

? else if((!trans_done)&&SCLK2X)

? begin

? ?case(SCLK_GEN_CNT)

/******************************************************/??

? ? ? ? ? ? ? ? ? ?? /*傳輸 DAC_data0*/

? /******************************************************/?

begin

DIN? <= #1 DAC_data0[15];

FSY<=1'b0;

SCLK? <= #5? 1'b0;

end?

1,3,5,7,9,11,13,15,17,19,21,23,25,27,29:

begin

? SCLK? <= #1? 1'b1;

end

31:

begin

? SCLK? <= #1? 1'b1;

? ?FSY<= 1'b1;

end

2:? begin DIN? <= #1 DAC_data0[14]; SCLK? <= #1 1'b0; end

4:? begin DIN? <= #1 DAC_data0[13]; SCLK? <= #1 1'b0; end

6:? begin DIN? <= #1 DAC_data0[12]; SCLK? <= #1 1'b0; end

8:? begin DIN? <= #1 DAC_data0[11]; SCLK? <= #1 1'b0; end

10: begin DIN? <= #1 DAC_data0[10]; SCLK? <= #1 1'b0; end

12: begin DIN? <= #1 DAC_data0[9];? SCLK? <= #1 1'b0; end

? ? 14: begin DIN? <= #1 DAC_data0[8];? SCLK? <= #1 1'b0; end

16: begin DIN? <= #1 DAC_data0[7];? SCLK? <= #1 1'b0; end

18: begin DIN? <= #1 DAC_data0[6];? SCLK? <= #1 1'b0; end

20: begin DIN? <= #1 DAC_data0[5];? SCLK? <= #1 1'b0; end

22: begin DIN? <= #1 DAC_data0[4];? SCLK? <= #1 1'b0; end

24: begin DIN? <= #1 DAC_data0[3];? SCLK? <= #1 1'b0; end

26: begin DIN? <= #1 DAC_data0[2];? SCLK? <= #1 1'b0; end

28: begin DIN? <= #1 DAC_data0[1];? SCLK? <= #1 1'b0; end

30: begin DIN? <= #1 DAC_data0[0];? SCLK? <= #1 1'b0; end

? ? 32:?

begin?

SCLK? <= #1 1'b0;?

end?

? ? 33:?

? begin

? SCLK<=1'b1;?

? cishu<=4'd1;

? end? ?

/********************************************************/??

? ? ? ? ? ? ? ? ? ?? /*傳輸 DAC_data1*/

? /********************************************************/?

34:

begin

? DIN? <= #1 DAC_data1[15];

? FSY<=1'b0;

? SCLK? <= #5? 1'b0;

end

? ?35,37,39,41,43,45,47,49,51,53,55,57,59,61,63:

? begin

SCLK? <= #1? 1'b1;

end

65:

begin

SCLK? <= #1? 1'b1;

FSY<=#1 1'b1;

end

? ?36: begin DIN? <= #1 DAC_data1[14]; SCLK? <= #1 1'b0; end

38: begin DIN? <= #1 DAC_data1[13]; SCLK? <= #1 1'b0; end

40: begin DIN? <= #1 DAC_data1[12]; SCLK? <= #1 1'b0; end

42: begin DIN? <= #1 DAC_data1[11]; SCLK? <= #1 1'b0; end

44: begin DIN? <= #1 DAC_data1[10]; SCLK? <= #1 1'b0; end

46: begin DIN? <= #1 DAC_data1[9];? SCLK? <= #1 1'b0; end

48: begin DIN? <= #1 DAC_data1[8];? SCLK? <= #1 1'b0; end

50: begin DIN? <= #1 DAC_data1[7];? SCLK? <= #1 1'b0; end

52: begin DIN? <= #1 DAC_data1[6];? SCLK? <= #1 1'b0; end

54: begin DIN? <= #1 DAC_data1[5];? SCLK? <= #1 1'b0; end

56: begin DIN? <= #1 DAC_data1[4];? SCLK? <= #1 1'b0; end

58: begin DIN? <= #1 DAC_data1[3];? SCLK? <= #1 1'b0; end

60: begin DIN? <= #1 DAC_data1[2];? SCLK? <= #1 1'b0; end

62: begin DIN? <= #1 DAC_data1[1];? SCLK? <= #1 1'b0; end

64: begin DIN? <= #1 DAC_data1[0];? SCLK? <= #1 1'b0; end

66:

? ?begin?

? ?SCLK? <= #1 1'b0;?

? ?//? ?FSY<=#1 1'b1;

? ?end

67:?

begin

? ? SCLK<=1'b1;?

? ? cishu<=4'd2;

? ?end?

/***********************************************************/??

? ? ? ? ? ? ? ? ? ?? /*傳輸 DAC_data2*/

? /*******************************************************/?

? 68:

? begin

DIN? <= #1 DAC_data2[15];

FSY<=1'b0;

SCLK? <= #5? 1'b0;

end

69,71,73,75,77,79,81,83,85,87,89,91,93,95,97:

begin

SCLK? <= #1? 1'b1;

end

99:

begin

SCLK? <= #1? 1'b1;

FSY<=#1 1'b1;

end

? ?70: begin DIN? <= #1 DAC_data2[14]; SCLK? <= #1 1'b0; end

72: begin DIN? <= #1 DAC_data2[13]; SCLK? <= #1 1'b0; end

74: begin DIN? <= #1 DAC_data2[12]; SCLK? <= #1 1'b0; end

76: begin DIN? <= #1 DAC_data2[11]; SCLK? <= #1 1'b0; end

78: begin DIN? <= #1 DAC_data2[10]; SCLK? <= #1 1'b0; end

80: begin DIN? <= #1 DAC_data2[9];? SCLK? <= #1 1'b0; end

82: begin DIN? <= #1 DAC_data2[8];? SCLK? <= #1 1'b0; end

84: begin DIN? <= #1 DAC_data2[7];? SCLK? <= #1 1'b0; end

86: begin DIN? <= #1 DAC_data2[6];? SCLK? <= #1 1'b0; end

88: begin DIN? <= #1 DAC_data2[5];? SCLK? <= #1 1'b0; end

90: begin DIN? <= #1 DAC_data2[4];? SCLK? <= #1 1'b0; end

92: begin DIN? <= #1 DAC_data2[3];? SCLK? <= #1 1'b0; end

94: begin DIN? <= #1 DAC_data2[2];? SCLK? <= #1 1'b0; end

96: begin DIN? <= #1 DAC_data2[1];? SCLK? <= #1 1'b0; end

98: begin DIN? <= #1 DAC_data2[0];? SCLK? <= #1 1'b0; end

100:?

begin?

? ? SCLK? <= #1 1'b0;?

? ? //? ?FSY<=#1 1'b1;

? ?end?

101:?

? ?begin

? ? SCLK<=1'b1;?

? ?// FSY<=#2 1'b1;

? ? cishu<=4'd3;

? ?end

/************************************************************************/??

? ? ? ? ? ? ? ? ? ?? /*傳輸 DAC_data3 */

? /************************************************************************/?

? 102:

? ? begin

DIN? <= #1 DAC_data3[15];

FSY<=1'b0;

SCLK? <= #5? 1'b0;

end

?103,105,107,109,111,113,115,117,119,121,123,125,127,129,131:

? ?begin

SCLK? <= #1? 1'b1;

end

?133:

begin

SCLK? <= #1? 1'b1;

? ?FSY<=#1 1'b1;

end

? ?104: begin DIN? <= #1 DAC_data3[14]; SCLK? <= #1 1'b0; end

106: begin DIN? <= #1 DAC_data3[13]; SCLK? <= #1 1'b0; end

108: begin DIN? <= #1 DAC_data3[12]; SCLK? <= #1 1'b0; end

110: begin DIN? <= #1 DAC_data3[11]; SCLK? <= #1 1'b0; end

112: begin DIN? <= #1 DAC_data3[10]; SCLK? <= #1 1'b0; end

114: begin DIN? <= #1 DAC_data3[9];? SCLK? <= #1 1'b0; end

116: begin DIN? <= #1 DAC_data3[8];? SCLK? <= #1 1'b0; end

118: begin DIN? <= #1 DAC_data3[7];? SCLK? <= #1 1'b0; end

120: begin DIN? <= #1 DAC_data3[6];? SCLK? <= #1 1'b0; end

122: begin DIN? <= #1 DAC_data3[5];? SCLK? <= #1 1'b0; end

124: begin DIN? <= #1 DAC_data3[4];? SCLK? <= #1 1'b0; end

126: begin DIN? <= #1 DAC_data3[3];? SCLK? <= #1 1'b0; end

128: begin DIN? <= #1 DAC_data3[2];? SCLK? <= #1 1'b0; end

130: begin DIN? <= #1 DAC_data3[1];? SCLK? <= #1 1'b0; end

132: begin DIN? <= #1 DAC_data3[0];? SCLK? <= #1 1'b0; end

134:

begin?

SCLK? <= #1 1'b0;?

? ?// FSY<=#1 1'b1;

end?

135:?

begin

? SCLK<=1'b1;?

? cishu<=4'd4;

? ? end

/************************************************************************/??

? ? ? ? ? ? ? ? ? ?? /*傳輸 DAC_data4*/

?/************************************************************************/?

? 136:

? begin

DIN? <= #1 DAC_data4[15];

FSY<=1'b0;

SCLK? <= #5? 1'b0;

end

137,139,141,143,145,147,149,151,153,155,157,159,161,163,165:

? begin

SCLK? <= #1? 1'b1;

end

167:

begin

SCLK? <= #1? 1'b1;

? ?FSY<=#1 1'b1;

end

? ?138: begin DIN? <= #1 DAC_data4[14]; SCLK? <= #1 1'b0; end

140: begin DIN? <= #1 DAC_data4[13]; SCLK? <= #1 1'b0; end

142: begin DIN? <= #1 DAC_data4[12]; SCLK? <= #1 1'b0; end

144: begin DIN? <= #1 DAC_data4[11]; SCLK? <= #1 1'b0; end

146: begin DIN? <= #1 DAC_data4[10]; SCLK? <= #1 1'b0; end

148: begin DIN? <= #1 DAC_data4[9];? SCLK? <= #1 1'b0; end

150: begin DIN? <= #1 DAC_data4[8];? SCLK? <= #1 1'b0; end

152: begin DIN? <= #1 DAC_data4[7];? SCLK? <= #1 1'b0; end

154: begin DIN? <= #1 DAC_data4[6];? SCLK? <= #1 1'b0; end

156: begin DIN? <= #1 DAC_data4[5];? SCLK? <= #1 1'b0; end

158: begin DIN? <= #1 DAC_data4[4];? SCLK? <= #1 1'b0; end

160: begin DIN? <= #1 DAC_data4[3];? SCLK? <= #1 1'b0; end

162: begin DIN? <= #1 DAC_data4[2];? SCLK? <= #1 1'b0; end

164: begin DIN? <= #1 DAC_data4[1];? SCLK? <= #1 1'b0; end

166: begin DIN? <= #1 DAC_data4[0];? SCLK? <= #1 1'b0; end

168:?

begin?

SCLK? <= #1 1'b0;?

? ?

end?

169:

begin

? SCLK<=1'b1;?

// FSY<=#2 1'b1;

? cishu<=4'd5;

? ? end

/************************************************************************/??

? ? ? ? ? ? ? ? ? ?? /*傳輸 DAC_data5*/

?/************************************************************************/?

? 170:

? begin

DIN? <= #1 DAC_data5[15];

FSY<=1'b0;

SCLK? <= #5? 1'b0;

end

171,173,175,177,179,181,183,185,187,189,191,193,195,197,199:

begin

SCLK? <= #1? 1'b1;

end

201:

begin

SCLK? <= #1? 1'b1;

? ?FSY<=#1 1'b1;

end

? ?172: begin DIN? <= #1 DAC_data5[14]; SCLK? <= #1 1'b0; end

174: begin DIN? <= #1 DAC_data5[13]; SCLK? <= #1 1'b0; end

176: begin DIN? <= #1 DAC_data5[12]; SCLK? <= #1 1'b0; end

178: begin DIN? <= #1 DAC_data5[11]; SCLK? <= #1 1'b0; end

180: begin DIN? <= #1 DAC_data5[10]; SCLK? <= #1 1'b0; end

182: begin DIN? <= #1 DAC_data5[9];? SCLK? <= #1 1'b0; end

184: begin DIN? <= #1 DAC_data5[8];? SCLK? <= #1 1'b0; end

186: begin DIN? <= #1 DAC_data5[7];? SCLK? <= #1 1'b0; end

188: begin DIN? <= #1 DAC_data5[6];? SCLK? <= #1 1'b0; end

190: begin DIN? <= #1 DAC_data5[5];? SCLK? <= #1 1'b0; end

192: begin DIN? <= #1 DAC_data5[4];? SCLK? <= #1 1'b0; end

194: begin DIN? <= #1 DAC_data5[3];? SCLK? <= #1 1'b0; end

196: begin DIN? <= #1 DAC_data5[2];? SCLK? <= #1 1'b0; end

198: begin DIN? <= #1 DAC_data5[1];? SCLK? <= #1 1'b0; end

200: begin DIN? <= #1 DAC_data5[0];? SCLK? <= #1 1'b0; end

202:?

begin?

SCLK? <= #1 1'b0;?

? ?

end?

203:?

begin

? SCLK<=1'b1;?

// FSY<=#2 1'b1;

? cishu<=4'd6;

? ? end

/************************************************************************/??

? ? ? ? ? ? ? ? ? ?? /*傳輸 DAC_data6*/

? /************************************************************************/?

? 204:

? begin

DIN? <= #1 DAC_data6[15];

FSY<=1'b0;

SCLK? <= #5 1'b0;

end

205,207,209,211,213,215,217,219,221,223,225,227,229,231,233:

begin

SCLK? <= #1? 1'b1;

end

235:

begin

SCLK? <= #1? 1'b1;

FSY<=#1 1'b1;

end

? ?206: begin DIN? <= #1 DAC_data6[14]; SCLK? <= #1 1'b0; end

208: begin DIN? <= #1 DAC_data6[13]; SCLK? <= #1 1'b0; end

210: begin DIN? <= #1 DAC_data6[12]; SCLK? <= #1 1'b0; end

212: begin DIN? <= #1 DAC_data6[11]; SCLK? <= #1 1'b0; end

214: begin DIN? <= #1 DAC_data6[10]; SCLK? <= #1 1'b0; end

216: begin DIN? <= #1 DAC_data6[9];? SCLK? <= #1 1'b0; end

218: begin DIN? <= #1 DAC_data6[8];? SCLK? <= #1 1'b0; end

220: begin DIN? <= #1 DAC_data6[7];? SCLK? <= #1 1'b0; end

222: begin DIN? <= #1 DAC_data6[6];? SCLK? <= #1 1'b0; end

224: begin DIN? <= #1 DAC_data6[5];? SCLK? <= #1 1'b0; end

226: begin DIN? <= #1 DAC_data6[4];? SCLK? <= #1 1'b0; end

228: begin DIN? <= #1 DAC_data6[3];? SCLK? <= #1 1'b0; end

230: begin DIN? <= #1 DAC_data6[2];? SCLK? <= #1 1'b0; end

232: begin DIN? <= #1 DAC_data6[1];? SCLK? <= #1 1'b0; end

234: begin DIN? <= #1 DAC_data6[0];? SCLK? <= #1 1'b0; end

236:?

begin?

? ?SCLK? <= #1 1'b0;?

? ?//? FSY<=#1 1'b1;

? ?end?

237:?

begin

? ?SCLK<=1'b1;?

? ?cishu<=4'd7;

? ? ? end

/************************************************************************/??

? ? ? ? ? ? ? ? ? ?? /*傳輸 DAC_data7*/

? /************************************************************************/?

? 238:

? begin

DIN? <= #1 DAC_data7[15];

SCLK? <= #5? 1'b0;

FSY<=1'b0;

end

239,241,243,245,247,249,251,253,255,257,259,261,263,265,267:

begin

SCLK? <= #1? 1'b1;

end

269:

begin

SCLK? <= #1? 1'b1;

FSY<=#1 1'b1;

end

? ?240: begin DIN? <= #1 DAC_data7[14]; SCLK? <= #1 1'b0; end

242: begin DIN? <= #1 DAC_data7[13]; SCLK? <= #1 1'b0; end

244: begin DIN? <= #1 DAC_data7[12]; SCLK? <= #1 1'b0; end

246: begin DIN? <= #1 DAC_data7[11]; SCLK? <= #1 1'b0; end

248: begin DIN? <= #1 DAC_data7[10]; SCLK? <= #1 1'b0; end

250: begin DIN? <= #1 DAC_data7[9];? SCLK? <= #1 1'b0; end

252: begin DIN? <= #1 DAC_data7[8];? SCLK? <= #1 1'b0; end

254: begin DIN? <= #1 DAC_data7[7];? SCLK? <= #1 1'b0; end

256: begin DIN? <= #1 DAC_data7[6];? SCLK? <= #1 1'b0; end

258: begin DIN? <= #1 DAC_data7[5];? SCLK? <= #1 1'b0; end

260: begin DIN? <= #1 DAC_data7[4];? SCLK? <= #1 1'b0; end

262: begin DIN? <= #1 DAC_data7[3];? SCLK? <= #1 1'b0; end

264: begin DIN? <= #1 DAC_data7[2];? SCLK? <= #1 1'b0; end

266: begin DIN? <= #1 DAC_data7[1];? SCLK? <= #1 1'b0; end

268: begin DIN? <= #1 DAC_data7[0];? SCLK? <= #1 1'b0; end

270:?

? ?begin?

? ?SCLK? <= #1 1'b0;?

? ? ?// FSY<=#1 1'b1;

? ?end

271:

? ?begin

? ?SCLK<=1'b1;?

? ?cishu<=4'd8;

? ? ? end?

default:;

endcase?

?end?

endmodule?

testbench仿真輸出設計：

? ?

?示波器驗證：

閱讀全文

FPGA設計(26247) FPGA設計(26247)
DDS芯片(16972) DDS芯片(16972)
狀態機(27117) 狀態機(27117)
分頻計數器(7905) 分頻計數器(7905)

RFEL24-500

測試設備射頻信號發生器

2024-03-14 23:16:13

RFEP24-300

測試設備射頻信號發生器

2024-03-14 23:16:12

國產嵌入式DSP教學實驗箱_操作教程：22-AD采集DA輸出實驗（采集輸出正弦波）

發生器采用的芯片是AD9833。 AD9833是一款低功耗、可編程波形發生器，能夠產生正弦波、三角波和方波輸出。各種類型的檢測、信號激勵和時域反射應用都需要波形發生器。輸出頻率和相位可通過軟件進行編程

2024-03-06 17:02:24

proteus信號發生器怎么設置方波

Proteus信號發生器是一種強大的虛擬儀器，可以生成各種類型的電子信號，包括方波信號。在本文中，我們將詳細介紹如何在Proteus信號發生器中設置方波信號。 Proteus是一款著名的電子仿真軟件

2024-02-23 16:44:58

637

信號發生器怎么輸出調制信號的信號發生器的功能和使用方法

信號發生器是一種用于產生不同類型信號的電子設備，常被用于測試、校準和排除電子設備。調制信號是一種將基帶信號與載波信號結合起來的信號，常用于無線通信中。本文將詳細解釋信號發生器輸出調制信號的過程

2024-02-23 16:38:34

347

信號發生器怎么產生差分信號

信號發生器（Signal Generator）是一種產生特定類型信號的儀器，常用于電子設備的測試、測量和調試。差分信號（Differential Signal）是由一對反相且相等幅值的信號構成，常用

2024-02-23 16:35:53

381

函數發生器和信號發生器的區別和聯系

函數發生器和信號發生器是電子工程領域常用的兩種設備，它們在實驗室和工業制造領域中扮演著重要的角色。盡管兩者在名稱和功能上有一定的相似性，但它們的原理和應用有所不同。本文將詳細探討函數發生器和信號

2024-02-23 16:10:50

214

函數信號發生器的輸出電壓最大可達多少

函數信號發生器是一種廣泛應用于電子測試、通信、無線電和音頻設備等領域的儀器，用于產生各種類型的信號，如正弦波、方波、三角波、脈沖等。它的輸出電壓是評價其性能與功能的重要指標之一，信號發生器的輸出電壓

2024-02-23 14:55:13

263

DSP實驗箱_嵌入式教學實驗箱_操作教程：2-17 AD9833波形發生器實驗

：GPIO5[4]、GPIO5[6]和GPIO5[9]。波形發生器 TL6748-PlusTEB實驗箱采用板載波形信號發生器，波形信號發生器采用的芯片是AD9833。 AD9833是一款低功耗、可編程

2024-02-21 14:28:07

信號發生器輸出電壓功率不夠怎么辦？

信號發生器輸出電壓功率不夠怎么辦？當使用信號發生器時，可能會遇到輸出電壓功率不夠的問題。這種情況可能會引起一系列的問題，如信號失真、無法滿足設備的要求等。在面對這種情況時，我們可以采取以下

2024-01-31 10:07:26

185

信號發生器常見故障有哪些？該如何解決？

信號發生器常見故障有哪些？該如何解決？信號發生器是一種常用的測試設備，用于產生不同類型的信號，并用于測試、校準、故障診斷和研發等工作。然而，正如其他設備一樣，信號發生器也可能會出現各種故障。本文

2024-01-31 09:51:03

288

4分鐘選型|怎么快速選擇適合自己的信號發生器？#信號源 #射頻信號源 #信號發生器 #調制信號 #電路知識

電路信號發生器

安泰小課堂發布于 2024-01-30 17:40:55

信號發生器是干什么用的信號發生器和示波器怎么連接

信號發生器是一種用于產生各種電信號的設備，它在電子設備測試、電路調試、教學實驗等領域得到廣泛應用。信號發生器可以產生不同頻率、幅度、波形和相位的電信號，用于檢驗和測量電路的性能。信號發生器可以提供

2024-01-30 10:08:07

407

信號發生器的使用步驟

連接電源：確保信號發生器已經連接到電源，通常為交流電源或直流電源，具體取決于設備的型號和要求。

2024-01-29 11:28:17

540

任意波發生器如何輸出波形、帶調制的信號？

任意波發生器，如何輸出波形、帶調制的信號？任意波發生器是一種用于產生各種波形的信號發生器。它可以生成特定頻率、幅度、相位和形狀的波形，并在需要時進行調制。在本文中，我們將探討如何使用任意波發生器

2024-01-19 15:54:52

164

信號發生器是干什么用的信號發生器的使用方法

信號發生器是一種電子測試儀器，用于產生各種類型的電信號。它可以在實驗室、工廠和其他領域提供標準化的、可重復的信號，用于測試和驗證其他電子設備的性能。信號發生器的使用方法有很多種，下面將詳細介紹

2024-01-19 14:51:02

406

高壓靜電發生器一出六IML模內貼標操作視頻 #靜電發生器 #高壓發生器 #模內貼標

靜電發生器

深圳市榮盛源科技有限公司發布于 2024-01-16 14:48:48

ad9833輸出幅度怎么調

AD9833是一種數字控制的頻率合成器，通常用于產生精確的頻率輸出信號。調整AD9833的輸出幅度可以通過以下幾種方式進行控制：電源電壓調節：AD9833的輸出幅度與其工作電源電壓有關。通過改變

2024-01-09 10:40:09

657

使用RS232端口的PC信號發生器電路圖

使用RS232端口，我們可以在傳輸數據時產生方波振蕩，這可以被“誤用”為信號發生器（方波發生器）。這是一個 PC 信號發生器，可產生可聽頻率范圍內的方波。

2023-12-26 16:36:13

220

低頻信號發生器如何調節電壓？

低頻信號發生器是一種用于產生不同頻率、幅度和波形類型的信號的儀器。調節低頻信號發生器的電壓變化是指改變輸出信號的電壓幅度。以下是關于如何調節低頻信號發生器電壓變化的一些方法。

2023-12-26 15:07:05

333

高性能#信號發生器 GUI設置介紹#無線通信 #通信 #射頻 #微波技術 #信號發生器 #信號源

射頻信號發生器

虹科衛星與無線電通信發布于 2023-12-22 18:20:36

信號發生器的特點信號發生器可以產生哪些波形？

信號發生器的特點信號發生器可以產生哪些波形？信號發生器是一種用于產生各種頻率、振幅和波形的電信號的設備。它是電子測試儀器中常用的一種，廣泛應用于科研、生產和教學等領域。信號發生器具有以下幾個特點

2023-12-21 15:05:42

503

如何使用信號發生器測試新材料的微波信號傳輸損耗？

如何使用信號發生器測試新材料的微波信號傳輸損耗？使用信號發生器測試新材料的微波信號傳輸損耗是一個復雜而精確的過程，它需要仔細的實驗設計和準確的測量方法。本文將詳細介紹如何使用信號發生器進行這類測試

2023-12-21 15:03:38

135

信號發生器如何發出雙脈沖？

信號發生器如何發出雙脈沖？信號發生器是一種用于產生各種信號波形的儀器。雙脈沖信號是一種特殊的信號波形，由兩個脈沖組成，通常用于測試和測量系統的響應和性能。在本文中，將詳細介紹信號發生器如何發出

2023-12-21 15:03:35

442

信號發生器怎么輸出調制信號信號發生器輸出信號衰減如何調整？

信號發生器怎么輸出調制信號信號發生器輸出信號衰減如何調整？信號發生器是一種用來產生各種類型、頻率和幅度的信號的儀器。它通常用于測試和調試各種電子設備。其中包括調制信號，即將消息信號（基帶信號

2023-12-21 14:56:10

1175

信號發生器在射頻信號處理中的應用與技巧

信號發生器在射頻信號處理中的應用與技巧信號發生器在射頻信號處理中是一種常用的測試儀器，廣泛應用于通信、雷達、衛星導航、無線電等領域。它主要用于產生各種具有特定頻率、幅度、調制方式等參數的射頻信號

2023-12-21 14:56:07

282

信號發生器如何設置雙窄脈沖同步輸出？

信號發生器如何設置雙窄脈沖同步輸出？信號發生器是一種使用電子設備產生以下類型信號的儀器：連續波形、脈沖波形、調幅波形、調頻波形等。雙窄脈沖同步輸出是一種常見的需求，特別用于電子設備的測試和測量

2023-12-21 14:13:31

360

信號發生器的占空比是什么信號發生器占空比怎么設置

信號發生器的占空比是什么信號發生器占空比怎么設置? 信號發生器的占空比是指方波波形中高電平和低電平的時間比例。它是描述信號發生器輸出方波的高低電平持續時間的一個重要參數。在數字電子技術和通信系統

2023-12-21 14:02:26

984

信號發生器的使用方法

信號發生器的使用方法? 使用信號發生器是測試、調試、校準電子設備和電路的常用工具。在本文中，我們將介紹信號發生器的基本原理、使用方法以及注意事項，以幫助讀者熟練掌握它的操作。 1. 信號發生器

2023-12-11 11:09:06

849

AD9833輸出正弦波偏置是什么原因？怎么解決？

利用STM32控制AD9833，生成10KHz正弦波，實驗中發現，輸出的正弦信號存在一個很大的偏置電壓，約為0.37V，輸出信號幅值為0.6Vpp，實際操作中利用相同code分別下載了兩個

2023-12-08 07:40:25

調試AD9833時有一個低頻的周期信號是怎么來的？

最近調試AD9833的時候遇到個問題，請教一下大家。目前用AD9833發生正弦波信號，基本電路就是AD9833+運放跟隨，可以得到想要的頻率，比如我設置的20kHz，示波器上可以看到20kHz信號。但是這個正弦信號上有一個低頻的周期信號，頻率大概是零點幾Hz，很奇怪，不知道這個低頻信號怎么來的。

2023-12-06 08:18:36

ad9680信號發生器產生的模擬被采樣信號幅度過大或者頻率過高就會在FPGA顯示雜波或者過量程怎么解決？

我在使用ad9680的時候發現，一旦信號發生器產生的模擬被采樣信號幅度過大或者頻率過高就會在FPGA這端顯示雜波或者過量程。我現在用的是50KHZ ，20mv的正弦波，能夠顯示但也存在較大的噪聲。不知道是我哪里設置錯誤了，請大家多多指教。

2023-12-05 07:43:46

AD9833更新頻率時輸出會中斷怎么解決？

AD9833更新頻率（寫頻率寄存器）時輸出信號會中斷（或者說變形）時間大約幾個uS，請問大家有沒有方法可以解決。

2023-12-04 07:41:57

泰克MSO58B示波器如何檢測信號發生器輸出信號？

在電子設備調試和測試過程中，準確地檢測信號是非常關鍵的。信號發生器常用于生成不同頻率和幅度的信號，以供各種電子設備進行測試。在此過程中，使用泰克MSO58B示波器來檢測信號發生器輸出的信號可以提供

2023-12-01 17:49:53

275

信號發生器的基本使用方法

電路信號發生器

油潑辣子發布于 2023-11-30 15:26:53

2-17 AD9833波形發生器實驗 #電路知識 #電工 #單片機

電路單片機

創龍教儀發布于 2023-11-30 09:50:02

請問將模擬信號轉化為聲音信號需要什么芯片？

我的目的是想將信號發生器輸出的不同頻率的正弦波變成聲音信號。信號發生器和喇叭之間需要什么功能的電路呢？信號發生器+音頻芯片+功放芯片+喇叭，這樣是不是就可以了呢？以前沒涉及過音頻的電路，想請大家給指點一下，推薦個芯片。O(∩_∩)O謝謝~

2023-11-29 08:23:12

嵌入式教學實驗箱操作教程_國產教學實驗箱：4-11 信號的抽樣定理實驗（外部輸入信號）

通常稱為抗混疊濾波器，抗混疊濾波器可限制信號的帶寬，使之滿足采樣定理的條件。外部輸入信號本實驗中，外部輸入信號的抽樣實現是通過實驗板上的波形發生器AD9833輸出正弦波連續信號， AD7606 采集

2023-11-22 15:07:17

AFG3011C任意波形/函數信號發生器怎么使用？

泰克AFG3011C任意波形/函數信號發生器使用方法如下： 1.準備：首先，確保您已將電源適配器連接到了AFG3011C的后面板，并為儀器提供所需的電源。然后，將信號發生器的輸出連接到需要測試的設備

2023-11-21 17:37:54

297

如何調節函數信號發生器的輸出電壓？

如何調節函數信號發生器的輸出電壓？函數信號發生器是一種電子儀器，用于產生不同頻率、振幅和波形的電信號。在實際應用中，我們經常需要調節函數信號發生器的輸出電壓，以滿足特定的需求。本文將詳細介紹

2023-11-20 16:23:51

1474

函數信號發生器產生信號的方法有哪些？

函數信號發生器產生信號的方法有哪些？函數信號發生器是一種在電子設備測試和測量中常用的儀器，用于產生特定的信號波形。它可以模擬不同類型的信號，例如正弦波、方波、脈沖、三角波等，以供電子系統或電路

2023-11-20 16:23:48

513

函數信號發生器能否用主信號端產生TTL信號（不是用TTL輸出端）？

函數信號發生器能否用主信號端產生TTL信號（不是用TTL輸出端）？函數信號發生器是一種測試儀器，用于產生各種類型和頻率的電子信號。它通常由一個控制器和一個信號發生器模塊組成。信號發生器模塊通常

2023-11-20 16:23:45

649

函數信號發生器怎么使用？函數信號發生器實現方法通常有哪幾種？

函數信號發生器怎么使用？函數信號發生器實現方法通常有哪幾種？函數信號發生器是一種用于產生不同類型、頻率和幅度信號的儀器。它在各個領域的測試、研究和教學中都有廣泛的應用。接下來我將詳細介紹函數信號

2023-11-20 16:16:42

1821

函數信號發生器的原理是什么？如何用函數信號發生器產生共模信號？

函數信號發生器的原理是什么？如何用函數信號發生器產生共模信號？函數信號發生器是一種電子設備，能夠產生各種形狀和頻率的電信號。它通常由振蕩電路和信號調節電路組成。振蕩電路產生基準信號，信號調節

2023-11-20 16:16:40

644

如何實現一個信號發生器的制作呢？

今天給大家分享一個信號發生器的制作方法，這個小制作不但有正弦波還有方波，就連三角波都可以輸出，你是不是覺得一定會很難吧

2023-11-15 15:33:44

526

GPS C/A碼發生器的仿真研究與FPGA設計

電子發燒友網站提供《GPS C/A碼發生器的仿真研究與FPGA設計.pdf》資料免費下載

2023-11-06 14:17:54

維修信號發生器N5182A校準不過

近日某院校送修三臺安捷倫信號發生器N5182A，客戶反饋信號發生器校準不過，對儀器進行初步檢測，確定與客戶描述故障一致。本期將為大家分享本維修案例。

2023-10-24 15:38:35

262

簡易信號發生器設計方案

電子發燒友網站提供《簡易信號發生器設計方案.pdf》資料免費下載

2023-10-20 09:43:18

DG535信號發生器振開關故障維修

近日某院校送修斯坦福信號發生器DG535，客戶反饋信號發生器信號發生器振開關故障，對儀器進行初步檢測，確定與客戶描述故障一致。本期將為大家分享本維修案例。下面就是斯坦福-DG535維修情況

2023-10-17 17:47:33

305

高頻信號發生器的工作原理

高頻信號發生器是一種能夠產生高頻信號的儀器，其原理基于振蕩器的工作原理。以下是一種常見的高頻信號發生器的工作原理。

2023-10-16 14:26:54

633

簡易低頻虛擬信號發生器設計

電子發燒友網站提供《簡易低頻虛擬信號發生器設計.pdf》資料免費下載

2023-10-13 10:24:25

信號發生器維修

近日某院校送修安捷倫信號發生器 N5172B，客戶反饋信號發生器 信號發生器 MP1報釘頭反接，對儀器進行初步檢測，確定與客戶描述故障一致。本期將為大家分享本維修案例。下面就是安捷倫-N5172B

2023-10-10 17:07:36

492

信號發生器的功能信號發生器的使用方法

信號發生器是一種用于產生各種類型的電子信號的設備。它被廣泛應用于電子測試、儀器校準、電子設備研發等領域。信號發生器能夠產生多種波形信號，如正弦波、方波、三角波、脈沖波等，以及模擬信號和數字信號。在使用信號發生器時，需要了解其功能和使用方法。

2023-10-05 16:04:00

2501

信號發生器怎么產生差分信號？

信號發生器怎么產生差分信號？信號發生器是電子儀器中非常重要的一個設備，它是用來產生高精度、高穩定性電信號的設備。在電子行業中，它扮演著至關重要的角色，廣泛用于各種電子測試、電信實驗以及各種實驗室

2023-09-19 17:23:02

1618

33500B是德信號發生器維修自檢失敗，報錯overload

近日某院校送修是德信號發生器33500B，客戶反饋信號發生器信號發生器自檢失敗，報錯overload，對儀器進行初步檢測，確定與客戶描述故障一致。本期將為大家分享本維修案例。下面就是

2023-09-19 17:15:49

322

單片機制作電視信號發生器

早期制作的電視信號發生器基本上是由分頻器和門電路構成 ,所用元器件較多、電路復雜 ,自制起來相當麻煩 ,要想增加顯示圖像的種類或改變信號的時序就更困難了。高速單片機的出現給信號發生器的設計制作帶來

2023-09-19 07:27:23

FPGA的偽隨機數發生器學習介紹

今天是畫師本人第一次和各位大俠見面，執筆繪畫FPGA江湖，本人寫了篇關于FPGA的偽隨機數發生器學習筆記，這里分享給大家，僅供參考。基于FPGA的偽隨機數發生器 （附代碼） 1、概念隨機數是專門

2023-09-12 09:13:32

711

基于51單片機的信號發生器設計(仿真)

?設計信號發生器輸出一定頻率范圍的正弦波、三角波和方波。設計要求：（1）輸出信號頻率范圍：10Hz-5MHz；（2）輸出信號幅值范圍：0-10V；（3）使用液晶屏顯示信號種類、頻率及幅度。

2023-09-07 10:05:36

維修信號發生器83650B開機顯示電源故障最新案例

近日某院校送修惠普信號發生器83650B，客戶反饋信號發生器信號發生器開機顯示電源故障，對儀器進行初步檢測，確定與客戶描述故障一致。本期將為大家分享本維修案例。下面就是惠普-83650B維修情況

2023-09-06 17:40:51

399

安捷倫E4438C信號發生器介紹

Agilent E4438C ESG 矢量信號發生器，250 kHz 至 6 GHz 主要特性與技術指標信號特征 250 kHz 至 1、2、3、4 或 6 GHz +17 dBm 輸出功率

2023-09-04 17:29:15

信號發生器產生頻率的方法

信號發生器產生頻率的方法? 信號發生器是一種高頻電子設備，用于產生不同頻率的電信號，通常用于測量、調制、解調、干擾和測試電子設備。信號發生器是各種無線電設備的關鍵部件，因為對于調制和解調電子信號

2023-09-02 15:12:28

747

如何設計并實現一個基于FPGA的多功能信號發生器？

多功能信號發生器的原理框圖如圖所示。其中，CLKGEN是分頻器，提供的50MHz的主頻率進行分頻，以得到滿足多功能信號發生器設計需要的時鐘頻率。

2023-08-25 16:34:51

1291

用D觸發器設計一個序列發生器怎么用D觸發器做序列信號發生器？

用D觸發器設計一個序列發生器 怎么用D觸發器做序列信號發生器？序列發生器是數字電子技術中常用的電路模塊之一，它可以用來生成一系列的數字信號序列。在數字電路中，D觸發器是一種被廣泛使用的數字邏輯組件

2023-08-24 15:50:17

2728

簡易信號發生器的設計

簡易信號發生器的設計? 信號發生器是一種能夠產生可靠、標準化的交替電流、交流電壓和脈沖的電子設備。在電子測試和測量、頻率標準校準等領域中，信號發生器都是不可或缺的儀器。然而，通常市面上的信號發生器

2023-08-24 15:49:50

1159

脈沖發生器是什么意思？脈沖發生器怎么使用？

脈沖發生器是什么意思？脈沖發生器怎么使用？脈沖發生器是一種電子設備，可以生成不同類型的脈沖信號。這些信號可以被用于各種測試、測量和控制應用，包括電子、通信、無線電、雷達、醫療等領域。它通常由多個

2023-08-24 15:18:09

2127

脈沖發生器輸出是1嗎？信號發生器怎么只發一個脈沖？

脈沖發生器輸出是1嗎？信號發生器怎么只發一個脈沖？脈沖發生器和信號發生器是常用的電子測量儀器，用于產生脈沖和不同類型的信號。在實際應用中，人們通常會誤解它們的作用和輸出特性，因此需要進行詳細的解釋

2023-08-24 15:18:06

882

如何實現基于AD7606芯片采集正弦波呢？

找到波形發生器，可查看相關控制引腳。本次實驗采集的波形是由AD9833輸出的。

2023-08-22 10:47:43

1938

嵌入式教程_DSP教學實驗箱：2-18 模數轉換（AD）實驗（采集波形）

TL6748-PlusTEB實驗箱采用板載波形信號發生器，波形信號發生器采用的芯片是AD9833。 AD9833是一款低功耗、可編程波形發生器，能夠產生正弦波、三角波和方波輸出。各種類型的檢測、信號激勵和時域反射應用都需要波形

2023-08-21 17:02:12

基于 FPGA Vivado 信號發生器設計（附源工程）

今天給大俠帶來基于 FPGA Vivado 信號發生器設計，開發板實現使用的是Digilent basys 3。話不多說，上貨。需要源工程可以在以下資料獲取里獲取。資料匯總|FPGA軟件安裝包

2023-08-15 19:57:56

AFG3102C泰克信號發生器維修通道1輸出故障最新案例

近日某院校送修泰克信號發生器AFG3102C，客戶反饋信號發生器信號發生器儀器通道1輸出設置方波輸出為三角波，對儀器進行初步檢測，確定與客戶描述故障一致，并且輸出幅度低很多。本期將為大家分享本維修

2023-08-15 16:20:20

395

維修信號發生器SMW200A報錯，無輸出故障最新案例

近日某院校送修羅德與施瓦茨信號發生器SMW200A，客戶反饋信號發生器信號發生器報錯，無輸出，對儀器進行初步檢測，確定與客戶描述故障一致。本期將為大家分享本維修案例。下面就是

2023-08-09 17:43:13

431

LEADER LG3217信號發生器

LEADER LG3217信號發生器 LEADER 3217|日本利達|RDS信號發生器|FM/AM標準信號源 ·RDS(EON), TRI, FM 立體聲, AM SSG 概述 3217是采用頻率

2023-08-08 11:38:34

關于波形發生器，你知道多少？

信號發生器系列波形發生器你知道多少？虹科信號發生器系列波形發生器：波形發生器是用于產生各種形狀和頻率電信號波形的電子測量儀器。根據用戶配置，可以輸出不同頻率、振幅、相位和波形的信號。波形發生器既可以

2023-08-05 08:07:41

1817

信號總是測不準？阻抗匹配原理搞懂了嗎？一張圖教會你#示波器 #信號發生器 #電路知識 #阻抗曲線

示波器信號發生器

安泰小課堂發布于 2023-07-26 18:12:06

基于fpga的信號發生器設計方案

信號發生器能夠產生頻率波形可調的信號輸出，目前僅限于1Hz~4999Hz頻率范圍，波形可選擇三角波，方波，鋸齒波，以及正弦波。本系統在Basys3上構建了一個簡易信號發生器。

2023-07-26 09:14:21

1674

信號發生器輸出與示波器測試信號不匹配？消失的信號去哪了？#阻抗匹配 #示波器 #信號發生器

信號發生器

安泰小課堂發布于 2023-07-25 11:52:14

信號發生器是干什么用的？#硬聲創作季

信號發生器

或許發布于 2023-07-14 08:18:59

波形真的正確嗎？同信號不同時刻與多信號相同時刻波形如何分析？#示波器 #信號發生器 #示波器基礎 #電路知識

示波器信號發生器

安泰小課堂發布于 2023-07-13 17:39:01

羅德與施瓦茨SMBV100B信號發生器

羅德與施瓦茨SMBV100B 矢量信號發生器 SMBV100B 羅德與施瓦茨射頻發生器 SMBV100B 是羅德與施瓦茨的射頻發生器。【簡單介紹】羅德與施瓦茨SMBV100B 矢量信號發生器

2023-07-06 14:57:58

300

多功能信號發生器 #儀器儀表 #萬用表 #控制器#硬聲創作季

信號發生器

或許發布于 2023-07-03 15:07:30

創龍教儀DSP實驗箱《數字信號處理》操作教程：4-13 多路信號混頻實驗（外部輸入信號）

信號的輸入是通過實驗板上的波形發生器AD9833輸出正弦波連續信號， AD7606 采集波形后得到對應的離散信號數據，最后DSP對采集到的離散信號進行處理，（與前面一樣）比如混頻運算、FFT運算等

2023-06-16 13:46:13

你還不會用信號發生器雙通道輸出固定相位差的信號？還不趕快進來學！#信號發生器 #數字示波器 #函數發生器

信號發生器

安泰小課堂發布于 2023-06-12 18:01:27

信號發生器的應用領域有哪些？

信號發生器在許多領域中都有廣泛的應用，包括但不限于以下幾個方面。

2023-06-10 11:13:31

1325

信號發生器的使用方法是什么？

信號發生器是一種用于產生不同類型的電信號的儀器，可以用于測試、校準和實驗等應用。以下是使用信號發生器的一般方法。

2023-06-10 11:12:29

8721

簡單的信號發生器電路

電子發燒友網站提供《簡單的信號發生器電路.zip》資料免費下載

2023-06-08 15:00:50

矢量信號發生器SMBV100B介紹

2023-06-07 10:23:29

890

FPGA常用運算模塊-DDS信號發生器

本文是本系列的第六篇，本文主要介紹FPGA常用運算模塊-DDS信號發生器，xilinx提供了相關的IP以便于用戶進行開發使用。

2023-05-24 10:37:18

3732

任意函數信號發生器的使用方法

在實驗室，要對信號進行測量，需要有信號源。信號源又被稱為信號發生器、振蕩器，是用來產生各種電子信號的儀器。按照其產生信號的波形不同，分為：正弦信號發生器、函數信號發生器、掃頻信號發生器等等。其中函數

2023-05-23 14:26:56

2860

Multisim中虛擬函數信號發生器的使用

做實驗時，函數信號發生器作為信號源使用。本節介紹虛擬函數信號發生器的使用。

2023-05-17 12:31:26

12104

為何示波器示數是信號發生器輸出的2倍呢？

如題，我用的是泰克TDS2022型數字存儲示波器及AFG3101型任意波形/函數發生器，信號發生器輸出峰峰值是1V，為什么示波器示數是2V呢？請問哪位知道這個原因，謝謝了！有可能信號發生器設為低阻

2023-05-15 11:01:45

安捷倫N5172B-6G信號發生器無法開機維修#硬聲創作季

信號發生器

安泰儀器維修發布于 2023-04-26 14:57:53

學習筆記 | 基于FPGA的偽隨機數發生器（附代碼）

今天是畫師本人第一次和各位大俠見面，執筆繪畫FPGA江湖，本人寫了篇關于FPGA的偽隨機數發生器學習筆記，這里分享給大家，僅供參考。學習筆記 | 基于FPGA的偽隨機數發生器（附代碼）1，概念隨機數

2023-04-21 19:42:13

函數信號發生器和示波器有什么區別呢？

函數信號發生器和示波器有什么區別呢？

2023-04-19 18:20:55

基于FPGA的信號發生器系統結構分析

?基于運用EDA技術，以FPGA器件為，用Verilog HDL硬件描述語言來設計各個功能模塊，采用DDS直接數字頻率合成技術設計信號發生器，通過CPU控制每個采樣點的輸出間隔來控制輸出波形的頻率

2023-04-14 15:15:02

672

信號發生器和示波器的使用

信號發生器有兩個通道CH1和CH2，通道通過按鈕進行切換，選擇的通道在屏幕上會高亮顯示，屏幕左側公共按鈕用于菜單選擇，第二排按鈕用于波形選擇，第一個按鈕為正弦波，第二個按鈕為方波，第三個按鈕為三角

2023-04-13 11:05:25

8589

簡易函數信號發生器的設計與制作

1? 整機設計1.1?設計任務及要求? ?結合所學的模擬電子技術知識，運用 AD?畫圖軟件，設計并制作完成一簡易函數信號發生器，要求能產生方波和三角波信號，且頻率可調，并自行設計電路所需電源電路

2023-04-03 09:25:59

EVAL-AD9833SDZ

BOARD EVAL FOR AD9833

2023-03-29 22:48:45

已全部加載完成

搜索歷史

FPGA設計與應用之基于AD9833芯片的信號發生器設計

評論