電子發燒友網訊： 作為一家提供高性能、高密度FPGA解決方案的Achronix半導體公司通過為芯片公司提供其FPGA技術許可證也已經逐步進入了SoC市場。電子發燒友網小編將帶你來領Achronix是如何另辟蹊徑，為SoCs提供FPGA IP核的。

　　Achronix的創始人兼董事長John Lofton Holt表示：Achronix將繼續出售其基于Intel公司的高性能22nm FPGAs。但是為了進入移動應用和消費市場等更高的領域，Achronix將允許其在應對修改標準或需要衍生硅的情況下，能讓FPGA結構作為SoC芯片制造商的“保命符”而存在。

　　圖 Achronix的創始人兼董事長John Lofton Holt

　　10月4日在國際電子論壇上通過了Achronix商業模式新增許可證，這是一個高瞻遠矚的決定。

　　到目前為止，Achronix要想獲得成功，就不能與現有的FPGA廠商領頭羊（如Altear、Xilinx）競爭，而是應該把目標市場放在更高性能需求的FPGA領域。當它交換鑄造廠并與Intel統一步調而獲得更高平臺時，就可見一斑了。

　　Achronix的22i系列高速FPGAs采用Intel的 22nm FinFET 制造工藝和大量的高速數據通信接口電路制造而成。這些都包括10/40/100G以太網 MACs、100Gbit Interlaken 通道、串行總線和DDR3記憶通道。

　　HD1000是60億年前的晶體管FPGA，在本季度將會成為可能。Achronix有望在2013年采用同樣的22nm FinFET 制造工藝為90億晶體管FPGA設計定案。

　　雖說，高容量FPGA有自己的一席之地，不過它們卻僅應用在相對小批量、高端應用中（如通信基礎設施）。由于越來越多的SoC項目交付進度落后、需要多次交轉，這使得硅可編程能力成為下一代SoC必不可少的一部分。

　　歷來，FPGA可編程能力都是通過單獨的封裝設備而得以體現的。曾經也想過要將單獨的邏輯塊和FPGA模塊集成在一個封裝上，但卻不太成功。但可以預見的是，模塊水平的集成將是下一代集成的發展方向。

　　通過Achronix IP核可以看出，在Intel的22nm FinFET 制造工藝中3個嵌入式FPGA宏單元具有10萬到100萬個有效門單元并占據2.1到19.2平方毫米的面積。然而，目前Achronix的大多數客戶都在尋找定制的FPGA結構。

　　根據對性能和功耗的要求，一些結構部件的模塊面積能減少高達40%。預計在2013年，Achronix將會支持高級的TSMC工藝。因為Achronix當前所有的IP許可證都是針對TSMC工藝而定的。

　　然而，質疑之聲固然存在。一方面是對怎樣將FPGA結構連接到片上總線來為設計團隊可能會遇到的中斷提供適當保障的質疑。

　　Achronix現在設想的3個EDA設計流均支持其FPGA技術。第一個是標準流：允許工程師編程將Achronix FPGAs下降到RTL層次，該標準2008年就開始提供；第二個是集成SoC/FPGA 設計流：支持向SoCs中添加FPGA結構的功能、允許結構可編程；第三個是擴展EDA流：對用戶而言，其FPGA可編程能力能支持功能可重構性。

　　Achronix現在設想的3個EDA設計流預計在2014年得以實現。當然，要做到這點，Achronix將需要獲得1億的年度銷售并增加70%的毛利潤。

——電子發燒友網版權所有，轉載請注明出處！！！