在我們平時(shí)設(shè)計(jì)一個(gè)電子系統(tǒng)時(shí)，供電方案往往是最重要且最容易被忽視的環(huán)節(jié)。一個(gè)電路供電系統(tǒng)的好壞，直接影響了整個(gè)電路的性能，這些影響包括電路的驅(qū)動(dòng)能力，溫升，EMC等方面。而對(duì)于MCU電路來(lái)說(shuō)，電源電路設(shè)計(jì)的缺陷，可能會(huì)引起程序跑飛，MCU損壞等后果，本文就針對(duì)MCU供電電路的設(shè)計(jì)分享一些經(jīng)驗(yàn)。
2022-08-15 15:39:01
4372 
因?yàn)殡娙萜鞯幕竟δ苁莾?chǔ)存電荷，所以理想的去耦電容器可以提供邏輯裝置進(jìn)行狀態(tài)變換時(shí)所需的所有電流。 其中，ΔI為轉(zhuǎn)換電流；ΔV為允許供電電壓的改變（波動(dòng)）；ΔT為切換時(shí)間。 例：如果設(shè)計(jì)中允
2018-11-23 16:00:55
何謂正確去耦？有何必要性？ 如果電源引腳上存在紋波和/或噪聲，大多數(shù)IC都會(huì)有某種類型的性能下降。數(shù)字IC的噪聲裕量會(huì)降低，時(shí)鐘抖動(dòng)則可能增加。對(duì)于高性能數(shù)字IC，例如微處理器和FPGA，電源額定容
2018-12-05 09:21:51
` 本帖最后由 eehome 于 2013-1-5 10:08 編輯
去耦電容和旁路電容的區(qū)別`
2012-08-14 11:49:42
去耦電容分為哪幾種？如何去放置去耦電容呢？在設(shè)計(jì)中如何防止上電及正常工作時(shí)出現(xiàn)總線沖突呢？
2021-11-03 07:17:04
一些。每10片左右集成電路要加一片充放電電容，或1個(gè)蓄能電容，可選10μF左右。最好不用電解電容，電解電容是兩層薄膜卷起來(lái)的，這種卷起來(lái)的結(jié)構(gòu)在高頻時(shí)表現(xiàn)為電感。要使用鉭電容或聚碳酸酯電容。去耦電容的選用
2012-03-08 23:42:09
下一級(jí)電路來(lái)說(shuō)，它又是旁路電容。我們經(jīng)常可以看到，在電源和地之間連接著去耦電容，它有三個(gè)方面的作用：一是作為本集成電路的蓄能電容；二是濾除該器件產(chǎn)生的高頻噪聲，切斷其通過(guò)供電回路進(jìn)行傳播的通路；三是防止電源攜帶的噪聲對(duì)電路構(gòu)成干擾。(520101)
2021-05-25 06:14:19
去耦電容在PCB板設(shè)計(jì)中的應(yīng)用在板設(shè)計(jì)中應(yīng)充分考慮電磁兼容方面的問(wèn)題，合理地使用去耦電容在PCB板防止電磁干擾中具有重要作用， 本文就去耦電容的容量及其具體應(yīng)用作了較為全面、詳細(xì)的敘述，同時(shí)還介紹了增強(qiáng)去耦電容效果的一些實(shí)用方法。[hide][/hide]
2009-12-09 14:08:29
旁路是把輸入信號(hào)中的干擾作為濾除對(duì)象，去耦是把輸出信號(hào)的干擾作為濾除對(duì)象。旁路電容要盡量靠近負(fù)載器件的供電電源引腳和地引腳，這樣能夠很好的防止輸入值過(guò)大而導(dǎo)致的地電位抬高和噪聲。去耦電容起到一個(gè)電池
2019-05-22 08:22:54
去耦電容的有效使用方法之一是用多個(gè)（而非1個(gè)）電容進(jìn)行去耦。使用多個(gè)電容時(shí)，使用相同容值的電容時(shí)和交織使用不同容值的電容時(shí)，效果是不同的。
2019-08-02 06:56:29
/(fU^2)式中：P——IC 所耗散的總瓦數(shù)；U——IC 的最大DC 供電電壓；f——IC 的時(shí)鐘頻率。一旦決定了等效開(kāi)關(guān)電容，再用遠(yuǎn)大于 1/m 的值與它相乘來(lái)找出 IC 所要求的總去耦電容值。然后還要
2015-08-26 21:56:00
何為去耦技術(shù)？正確去耦有何必要性？去耦電容有哪些類型？不良去耦技術(shù)對(duì)性能的影響是什么
2021-03-11 08:14:14
的放大。去耦電容應(yīng)該連接在節(jié)點(diǎn)G上。因?yàn)榧词乖谄鋵?duì)地電流的路徑上有額外的分布電阻，但在G上的電壓變化對(duì)關(guān)鍵節(jié)點(diǎn)的影響相同，所以不會(huì)注入新的誤差或失真。圖上的運(yùn)放用單電源供電。運(yùn)放的地連接（畫(huà)在三角形上方
2018-09-20 16:31:25
1.電源附近去耦電容的選擇很多IC管腳的VCC會(huì)增加一個(gè)0.1uf的去耦電容，因?yàn)殡娙莸臑V波曲線在谷底最低的位置濾波效果最好。當(dāng)IC內(nèi)部的邏輯門(mén)頻率是是10MHz-50MHz的時(shí)候，0.1uf電容
2021-12-31 07:29:16
在高速時(shí)鐘電路中，尤其要注意元件的RF去耦問(wèn)題。究其原因，主要是因?yàn)樵?huì)把一部分能量耦合到電源/地系統(tǒng)之中。這些能量以共模或差模RF的形式傳播到其他部件中。陶瓷片電容需要比時(shí)鐘電路要求的自激
2018-11-27 15:19:23
供電電源與IC之間的去耦電容的額定電壓有什么要求啊？哪位大師幫忙指點(diǎn)下啊？
2013-01-25 20:04:29
時(shí)，添加低阻抗的電容來(lái)提供電荷補(bǔ)給。高頻時(shí)，回路電感影響會(huì)比較大，所以在電容的擺放位置，容值大小，ESL上的選擇要盡量使回路電感低。于爭(zhēng)博士在他的書(shū)和文章里曾經(jīng)提到去耦的兩種解釋，我個(gè)人理解上，覺(jué)得這兩種
2019-05-07 06:22:23
4片，每一片各10個(gè)管腳，四片共40個(gè)電源管腳，單片如圖 Demo給出的去耦電容一共十幾個(gè)，貌似容值還有規(guī)律0.1u 0.1p 1p的各四組等 去耦電容如圖 我的第一個(gè)問(wèn)題是去耦電容 為什么要這么選擇
2016-12-13 09:34:14
`各位大神，請(qǐng)問(wèn)FPGA去耦電容如何布局、布線？1.根據(jù)文檔，一般去耦電容的數(shù)量都少于電源引腳，那么去耦電容要放到哪些管腳旁邊呢？2.以下三種方案哪種好？2.1電容放在PCB top層FPGA外圍
2017-08-22 14:57:10
想為cyclone V 系列的5CEFA7F27這款FPGA設(shè)計(jì)去耦電容電路，但是不知道該如何下手。參考了altera公司的一塊開(kāi)發(fā)板，給出的FPGA的去耦電容電路如下所示，但是感覺(jué)這個(gè)去耦電容電路
2016-07-09 10:11:21
- 何謂正確去耦？有何必要性？- 實(shí)際電容及其寄生效應(yīng)- 去耦電容類型- 局部高頻去耦建議- 由LC去耦網(wǎng)絡(luò)構(gòu)成的諧振電路- 不良去耦技術(shù)對(duì)性能的影響為什么IC需要自己的去耦電容？為了保證高頻輸入
2019-05-15 04:24:21
ISP是如何進(jìn)行燒錄的？
2021-10-11 08:54:52
怎樣去設(shè)計(jì)一種JTAG開(kāi)發(fā)板的電路？如何對(duì)JTAG開(kāi)發(fā)板進(jìn)行仿真？JTAG開(kāi)發(fā)板與ST-Link是如何進(jìn)行連接的？
2021-08-09 06:51:54
OLED屏幕的串口是如何進(jìn)行連接的？怎樣去編寫(xiě)其程序呢？
2022-01-21 06:49:13
PCB PDN design guidelines (PCB電源完整性設(shè)計(jì)指導(dǎo)) ------PCB平面圖指南一、 不帶電源平面1.為每個(gè)有源設(shè)備至少提供一個(gè)“本地”去耦電容器，并為板上分布的每個(gè)
2021-12-28 06:07:45
等于2.4厘米。 本例中的電容只能對(duì)它周圍2.4厘米范圍內(nèi)的電源噪聲進(jìn)行補(bǔ)償，即它的去耦半徑2.4厘米。不同的電容，諧振頻率不同，去耦半徑也不同。對(duì)于大電容，因?yàn)槠渲C振頻率很低，對(duì)應(yīng)的波長(zhǎng)非常長(zhǎng)，因而去耦
2018-09-12 10:46:08
最近要布一塊使用WIFI模塊的板子，對(duì)于WIFI模塊，我是第一次使用，沒(méi)有經(jīng)驗(yàn)。對(duì)于WIFI模塊的布局布線，該如何進(jìn)行，才能減少對(duì)其他電路的EMI，改善EMC呢，請(qǐng)大牛指導(dǎo)，謝謝！
2015-08-04 23:57:21
上的傳播速度為166ps/inch，則波長(zhǎng)為47.9英寸。電容去耦半徑為47.9/50=0.958英寸，大約等于2.4厘米。 本例中的電容只能對(duì)它周圍2.4厘米范圍內(nèi)的電源噪聲進(jìn)行補(bǔ)償，即它的去耦半徑
2018-09-17 17:40:22
什么是PCB中的板級(jí)去耦呢？如何設(shè)計(jì)板級(jí)去耦。
2021-01-22 06:28:39
。二、降低沖擊電流影響的措施：(1)降低供電電源內(nèi)阻和供電線阻抗(2)匹配去耦電容三、何為去耦電容在 ic(或電路)電源線端和地線端加接的電容稱為去耦電容。四、去耦電容如何取值去耦電容取值一般為
2011-02-24 14:30:32
進(jìn)行補(bǔ)償，即它的去耦半徑2.4厘米。不同的電容，諧振頻率不同，去耦半徑也不同。對(duì)于大電容，因?yàn)槠渲C振頻率很低，對(duì)應(yīng)的波長(zhǎng)非常長(zhǎng)，因而去耦半徑很大，這也是為什么我們不太關(guān)注大電容在電路板上放置位置的原因
2023-04-11 16:26:00
怎樣去安裝seria呢？ROS的serial是如何進(jìn)行通信的？
2021-12-06 06:31:43
SPI是什么？SPI有什么作用？MCU主機(jī)是如何進(jìn)行SPI讀寫(xiě)數(shù)據(jù)的？
2021-07-07 07:26:57
STM32F407ZGT6的引腳是如何進(jìn)行接線的？如何去實(shí)現(xiàn)STM32F407ZGT6串行通信的代碼？
2021-10-21 06:00:51
怎樣去使用matlab serial函數(shù)呢？STM32與matlab串口是如何進(jìn)行通信的？
2021-11-18 06:57:51
您好，我是 Tof 傳感器領(lǐng)域的新手，我想知道您是如何進(jìn)行校準(zhǔn)的？是否有任何軟件操作可以執(zhí)行？我在你談到函數(shù)和變量 Xtalk 的對(duì)話中讀到。如果是這樣，請(qǐng)告訴我要修改哪些文件。謝謝
2023-02-01 08:29:55
、IC2角度來(lái)進(jìn)行分析判斷，在實(shí)際電路中進(jìn)一步理解去耦電容和旁路電容。1、電源模塊角度站在電源模塊的角度，我們不希望電源模塊自身的干擾傳到下一級(jí)IC1中。下圖顯示了電源模塊輸出會(huì)含有高頻噪聲和低頻紋波
2022-11-04 22:29:20
打算畫(huà)個(gè)stm32的最小系統(tǒng)，參考mcu去耦電容的原子的原理圖，有點(diǎn)不理解這一堆的去耦電容應(yīng)該怎樣接，是GND共地，然后mcu和電容的VCC3.3端是扎堆連到一起的嗎？還是各VDD口一一對(duì)應(yīng)各電容分開(kāi)連接的？求解！！
2019-08-22 22:53:44
怎樣去編寫(xiě)SimpleFOC硬件端程序呢？上位機(jī)與SimpleFOC是如何進(jìn)行連接的？
2021-12-21 06:44:57
為什么IC需要自己的去耦電容？為什么要進(jìn)行電源的瞬態(tài)響應(yīng)測(cè)試？天線和整機(jī)的無(wú)線性能的測(cè)試方法有幾種？各有什么特點(diǎn)？求大神解答
2021-11-04 06:40:08
怎樣去更換成組的電壓互感器？其方法是什么？二類負(fù)荷的供電系統(tǒng)是如何進(jìn)行供電的？什么是線電壓？
2021-08-26 06:22:34
什么是PCB中的板級(jí)去耦呢？如何設(shè)計(jì)板級(jí)去耦？
2021-01-25 06:33:18
如何去建立一個(gè)二級(jí)菜單？在按鍵菜單功能中，如何進(jìn)行菜單的選擇呢？
2021-07-15 07:46:01
如何進(jìn)行Bootloader燒錄？
2021-10-28 07:25:20
怎樣去設(shè)計(jì)Bootloader引導(dǎo)程序？SPI Flash軟件引導(dǎo)過(guò)程是怎樣的？如何進(jìn)行SPI Flash編程？
2021-04-28 06:30:42
mcu采用msp430f5659，外圍芯片有串行存儲(chǔ)器（3.3v），串行收發(fā)器（3.3v），GPRS模塊等（峰值2A，+4v），若干傳感器 （I2c總線）（3.3v），考慮低功耗的狀況，外部鋰電池（3.6v）供電，系統(tǒng)要求低功耗，如何選擇電源芯片，如何進(jìn)行電源管理？？
2019-07-03 08:06:52
？如何進(jìn)行編程可以減少程序的bug？有人認(rèn)為單片機(jī)將被ARM等系列結(jié)構(gòu)的嵌入式系統(tǒng)所取代。單片機(jī)的生命期還有多長(zhǎng)？
2021-03-10 06:11:56
如何進(jìn)行編程，進(jìn)行逆變器仿真
2013-01-08 22:29:31
怎樣去操作單緩沖模式的ADC+DMA呢？如何對(duì)單緩沖模式的ADC+DMA如何進(jìn)行配置？
2021-10-18 09:29:37
單電源供電運(yùn)算放大器的偏置方法偏置電路的去耦問(wèn)題單電源運(yùn)算放大器的偏置與去耦電路設(shè)計(jì)
2021-04-22 06:52:40
上期提到了嵌入式MCU破解技術(shù)，雖不全面，但足夠起到警示作用。本期主要講述嵌入式產(chǎn)品如何進(jìn)行安全防護(hù)。 因?yàn)?b class="flag-6" style="color: red">MCU端的程序很容易被獲取到，所以MCU端的程序和數(shù)據(jù)都是不安全的。最直接的加密防護(hù)，就是
2021-11-04 07:33:05
MPU9250是什么？MPU9250模塊有何功能？開(kāi)關(guān)電源是如何進(jìn)行供電的呢？有哪些注意事項(xiàng)？
2021-12-23 07:25:41
噪聲，切斷其通過(guò)供電回路進(jìn)行傳播的通路；三是防止電源攜帶的噪聲對(duì)電路構(gòu)成干擾。在電子電路中，去耦電容和旁路電容都是起到抗干擾的作用，電容所處的位置不同，稱呼就不一樣了。對(duì)于同一個(gè)電路來(lái)說(shuō)，旁路
2012-02-10 17:10:05
Walt Kester了解基于電源抑制參數(shù)的去耦需求在上一篇文章中，我們強(qiáng)調(diào)了保持低阻抗接地層對(duì)提供數(shù)字和模擬回路電流路徑的重要性。本文將討論同等重要并相關(guān)的主題：通過(guò)電源去耦來(lái)保持電源進(jìn)入集成電路
2018-10-19 10:49:11
Walt Kester在上篇文章中，我們介紹了去耦的基礎(chǔ)知識(shí)及其在實(shí)現(xiàn)集成電路(IC)期望性能方面的重要性。在本篇文章中，我們將詳細(xì)探討用于去耦的基本電路元件——電容。實(shí)際電容及其寄生效應(yīng)圖1所示為
2018-10-19 10:58:00
1，旁路電容和去耦電容基礎(chǔ)知識(shí)2，旁路和去耦的區(qū)別那先來(lái)幫大家縷一縷，網(wǎng)上的主要解答，看看是不是有什么可以借鑒和思考的地方。當(dāng)然，這只是我們的一家之言，扛精退散：解答一點(diǎn)評(píng)：接下來(lái)，還有類似下面
2021-12-31 08:03:52
，也就是說(shuō)，對(duì)于10MHz以下的噪聲有較好的去耦效果，對(duì)40MHz以上的噪聲幾乎不起作用。1μF、10μF的電容，并行共振頻率在2MHz以上，去除高頻噪聲的效果要好一些。每10片左右集成電路要加一片充放電電容
2018-12-07 09:39:59
我們?cè)谶x用電源芯片時(shí)也需要考慮這個(gè)電源芯片或者電路可以滿足寬范圍電壓輸入的要求。考慮完電源輸入的電壓范圍之后，還需要看一下，這個(gè)輸入電源除了給 MCU 供電之外，還給其他哪些電路進(jìn)行供電。如果輸入
2020-12-31 09:23:36
成電路的蓄能電容；二是濾除該器件產(chǎn)生的高頻噪聲，切斷其通過(guò)供電回路進(jìn)行傳播的通路；三是防止電源攜帶的噪聲對(duì)電路構(gòu)成干擾。 在電子電路中，去耦電容和旁路電容都是起到抗干擾的作用，電容所處的位置不同，稱呼
2013-03-08 16:33:18
我們都知道小電容濾高頻，大電容濾低頻，為了更好的濾波效果，一般輸入電源或者輸出電源都是采用一個(gè)大容值電容加一個(gè)小容值電容進(jìn)行濾波，比如1uF+0.1uF； 我們先來(lái)了解一下去耦和旁路的區(qū)別
2021-01-11 16:31:51
對(duì)于已經(jīng)知道了電容的具體特性和適用范圍，以及去耦原理，那么就知道了去耦的具體方法了嗎？不是的，下面我們將講解一下，具體安裝到電路板上之后的去耦原理以及具體如何防止電容的準(zhǔn)則！
2021-03-04 08:11:41
電源去耦電容為何要接近IC電源引腳？是什么原因呢？
2023-04-21 17:36:30
為什么要重視電源噪聲問(wèn)題?電源噪聲是如何產(chǎn)生的?電源系統(tǒng)去耦如何設(shè)計(jì)？
2021-03-11 07:01:30
什么是電源退耦？電源退耦是如何去完成的？
2021-07-19 06:28:32
的干擾作為濾除對(duì)象。 在供電電源和地之間也經(jīng)常連接去耦電容，它有三個(gè)方面的作用：一是作為本集成電路的蓄能電容;二是濾除該器件產(chǎn)生的高頻噪聲，切斷其通過(guò)供電回路進(jìn)行傳播的通路;三是防止電源攜帶的噪聲對(duì)電路
2017-05-04 10:48:07
描述智能無(wú)線傳感器通常由諸如鋰亞硫酰氯電池等存在電流限制的、但使用壽命較長(zhǎng)的電池進(jìn)行供電。然而，這些傳感器需要高電流脈沖以便通過(guò)無(wú)線方式傳輸所收集的數(shù)據(jù)。此參考設(shè)計(jì)提供了一種為 MCU 供電
2018-11-13 16:55:20
如何進(jìn)行開(kāi)關(guān)電源變壓器的設(shè)計(jì)
2017-09-07 15:54:11
21 實(shí)例介紹說(shuō)明如何進(jìn)行半橋變壓器設(shè)計(jì)
2017-09-07 16:20:4464 本文檔的主要內(nèi)容詳細(xì)介紹的是程序的擴(kuò)展性如何進(jìn)行程序的擴(kuò)展。
2019-04-26 18:26:000 如何進(jìn)行OPCDCOM配置(四會(huì)理士電源技術(shù)有限公司招聘)-如何進(jìn)行OPCDCOM配置? ? ? ? ? ? ? ? ? ? ??
2021-09-18 14:23:0911 背景MCU軟件不同于常規(guī)的PC機(jī)或基于SOC的嵌入式軟件，其一般情況下，與底層硬件耦合度高，資源有限，如何進(jìn)行單元測(cè)試的問(wèn)題困擾我很久。解決方案根據(jù)目前已知如下3種類型的方案：在目標(biāo)板上運(yùn)行此方案下，在程序代碼中加入單元測(cè)試的代碼，編譯完成后，在目標(biāo)板上跑單元測(cè)試的用例，并通過(guò)目...
2021-10-26 10:06:0026 如何進(jìn)行電源設(shè)計(jì) - 第1部分
2022-11-02 08:16:071 PowerLab 筆記：如何進(jìn)行分立式設(shè)計(jì)
2022-11-07 08:07:350 直線模組如何進(jìn)行精度校準(zhǔn)？
2023-08-01 17:44:21713 
安全光幕如何進(jìn)行安全保護(hù)？ 許多機(jī)械設(shè)備在安裝好安全光幕之后，都需要進(jìn)行安全光幕的調(diào)試工作，以防止設(shè)備及安全光幕在正式運(yùn)行時(shí)出現(xiàn)問(wèn)題。那么安裝安全光幕之后，光幕的調(diào)試步驟應(yīng)該如何進(jìn)行呢？ 1：檢測(cè)
2023-08-30 09:35:53240 
PoE交換機(jī)中，網(wǎng)線線芯如何進(jìn)行供電？ 在PoE（Power over Ethernet）交換機(jī)中，網(wǎng)線線芯可以通過(guò)PoE技術(shù)進(jìn)行供電。PoE技術(shù)是一種能夠通過(guò)以太網(wǎng)網(wǎng)線傳輸電力的技術(shù)，它可以將電力
2023-11-28 14:43:22358
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評(píng)論